一种存储器装置及其操作方法制造方法及图纸

本发明专利技术公开了一种存储器装置及其操作方法，所描述的存储器装置包含相变存储器单元的参考阵列及相变存储器单元的存储器阵列，其中储存于所述参考阵列中的当前数据集与预期数据集之间的差异用以判定何时更新所述存储器阵列。所述参考阵列的高电阻状态为“部分复位”状态，其最小阻值小于所述存储器阵列的高电阻状态的最小阻值。感测电路用以读取所述参考阵列的所述存储器单元，并在储存于所述参考阵列中的当前数据集与预期数据集之间存在差异的情况下产生更新命令信号；且控制电路响应于所述更新命令信号而对所述存储器阵列的所述存储器单元执行更新操作。

【技术实现步骤摘要】

本专利技术是有关于一种基于相变基础的存储器材料(包含基于硫族化物的材料)且 基于其它可编程电阻性材料的高密度存储器装置，以及用于更新此类装置的方法。
技术介绍
可通过施加处于适合在集成电路中实施的电平的电流，来致使基于相变的存储器 材料(如基于硫族化物的材料及类似材料)在非晶相与结晶相之间变相。大体非晶态的特 征在于电阻率高于大体结晶态的电阻率，此可容易被感测到以指示数据。此等特性使人们 对使用可编程电阻性材料来形成可用随机存取来读取及写入的非易失性电路感兴趣。自非晶态变为结晶态(本文中称的为设定)通常为较低电流操作。自结晶变为非 晶(本文中称的为复位)通常为较高电流操作，所述操作包含较短的高电流密度脉冲，用以 熔化或击穿结晶结构，在此之后，相变材料迅速冷却，从而使相变过程骤熄，并允许相变材 料的至少一部分稳定于非晶态。已观察到，一些处于复位状态的相变存储器单元会经历电阻随时间的过去而降低 至低于临限值，临限值用以区分复位状态与设定状态，从而导致此等存储器单元的数据保 持问题及位错误。举例而言，活性区已被复位为大体非晶态的存储器单元可能会随时间的 过去而在活性区中形成结晶区分布。若此等结晶区连接以形成穿过活性区的低电阻路径， 则当所述存储器单元被读取时，将检测到较低电阻状态，且导致数据错误。见Gleixner的 Γ Phase Change Memory Reliability」(2007 年第 22 期 NVSMW)。一种旨在解决因电阻随时间的过去而降低所导致的数据保持问题的尝试是使设 定状态与复位状态之间维持相对较大的读取边限。然而，相对较大的读取边限通常需要较 缓慢的设定操作及较高复位电流，以便获得设定状态与复位状态之间较大的电阻差。相对 较缓慢的设定操作及较高复位电流会限制装置的操作速度，从而限制将基于相变的存储器 电路用作高速存储器。因此，使用基于相变的存储器电路的集成电路通常亦包含其它类型的存储器电 路，以便满足集成电路的各种功能对存储器效能的要求。此等不同类型的存储器电路嵌入 于集成电路中的各位置处，且通常包含SRAM及DARM存储器电路，以便为集成电路提供高存 取速度存储器。然而，将用于各种存储器应用的不同类型的存储器电路整合于集成电路内 可能较为困难，且导致高度复杂的设计。亦已提出通过周期性地更新相变存储器单元以抵消可能随时间的过去而发生的 任何电阻变化来解决数据保持问题。一种方法是周期性地读取阵列中的每一存储器单元的电阻，以判定何时对所 述特定存储器单元选择性地执行更新操作。见Happ等人的标题为「Resistive Memory Including Selective Refresh Operation」的美国专利申请公开案第US 2008/0117704 号 以及 Parkinson 等人的标题为「RefreshingMemory Cells of a Phase Change Material Memory Device」的美国专利第6，768，665号。另一种方法是在相变存储器已被存取大于预定数目的次数时执行更新操作。见 Sheu 等人的标题为「Driving Method and System for a PhaseChange Memory」的美国专 利申请公开案第US 2008/0170431号。另一种方法是基于对存储器单元的主阵列执行的读取操作及写入操作的数目而 对虚设存储器单元组施加应力，且检测虚设组的电阻的变化，以判定何时更新存储器单元 的主阵列。见Fuji的标题为Γ Memory Device」的美国专利申请案第2006/0158948号。因此，需要提供基于相变的存储器装置及用于操作此类装置的方法，其可解决上 文所论述的数据保持问题，且使数据储存效能得以改良。
技术实现思路
如本文所述的存储器装置包含相变存储器单元的参考阵列及相变存储器单元的 存储器阵列，其中储存于参考阵列中的当前数据集与预期数据集之间的差异用以判定何时 更新存储器阵列。所述存储器装置包含偏压电路，用以在存储器阵列中及参考阵列中建立低电阻状 态及高电阻状态。参考阵列的高电阻状态为「部分复位」状态，其最小阻值小于存储器阵列 的高电阻状态的最小阻值。所述装置更包含感测电路，用以读取参考阵列，并在储存于参考阵列中的当前数 据集与预期数据集之间存在差异的情况下产生更新命令信号；以及控制电路，其响应于更 新命令信号以对存储器阵列执行更新操作。由于参考阵列的部分复位状态的最小阻值较低，所以参考阵列的数据保留效能比 存储器阵列的数据保留效能差，且被用作对存储器阵列中存在位错误且需要执行更新操作 的早期预示。参考阵列的存储器单元数目与存储器阵列的存储器单元数目相比较小。在一个实 例中，参考阵列可具有大约100个存储器单元，而存储器阵列可具有数百万个或数十亿个 存储器单元。由于参考阵列中的存储器单元的数目相对较小，所以与直接在存储器阵列中检测 位错误相比，对参考阵列中的数据中的位错误的检测可更加快速地执行。此外，检测位错误 所需的控制及感测电路的复杂性得以大幅简化。由于任何特定存储器单元中出现位错误的机率较佳较小，所以与使用单一参考单 元可达成的情形相比，参考阵列亦提供对存储器阵列中的可能位错误的更切合的统计预7J\ ο本文中亦揭露用于操作包括相变单元的存储器阵列及相变单元的参考阵列的存 储器装置的方法。在审阅以下图式、详细描述及权利要求范围后，可看出本专利技术的其它态样及优点。 附图说明图1为若干存储器单元的电阻的实例分布，所述存储器单元每一者包括具有两种 状态之一的相变存储器元件。图2为如本文所述之包含相变存储器单元的存储器阵列及相变存储器单元的参考阵列的集成电路的第一实施例的方块图。图3为参考阵列及存储器阵列的若干存储器单元的电阻的实例分布，其中包含对 参考阵列的部分复位。图4说明用于集成电路的感测电路的实施例，所述感测电路可用于判定参考阵列 中的数据集是否不同于预期数据集，且若不同，则产生起始更新操作过程的更新命令信号。图5为可由控制器使用图4的电路来执行以判定何时执行更新操作的过程的实施 例。图6为绘示参考阵列及存储器阵列的相对大小及位置的实例俯视图布局。图7说明存储器阵列及参考阵列中的相应存储器单元的一部分的实施例的示意 图。图8A至图8E绘示可在存储器阵列及参考阵列的存储器单元中实施的代表性现有 技术存储器单元组态。主要元件符号说明100 低电阻设定(编程)状态/较低电阻状态101 读取边限102 高电阻复位(擦除)状态/高电阻状态103:临限电阻值210:集成电路212 存储器阵列214 字线译码器/字线译码器及驱动器216、216a、216b、216c、216d 字线218 位线译码器220,220a,220b 位线222 总线224 感测电路/位线译码器/电路226 数据总线228 数据输入线230:其它电路232 数据输出线234 控制器236 偏压电路电压与电流源250 参考阵列300 存储器阵列较低电阻设定状态/较低电阻设定状态/低电阻状态301 读取边限302 存储器阵列较高电阻复位状态/较高电阻复位状态/高电阻状态/分布310:低电阻状态312 高电阻状态/分布315 参考阵列本文档来自技高网...

【技术保护点】
一种存储器装置，其特征在于，包括：一相变存储器单元的存储器阵列；一相变存储器单元的参考阵列；一偏压电路，用以在所述存储器阵列中及所述参考阵列中建立低电阻状态及高电阻状态，所述参考阵列的高电阻状态的最小阻值小于所述存储器阵列的高电阻状态的最小阻值；一感测电路，用以读取所述参考阵列，并在储存于所述参考阵列中的当前数据集与预期数据集之间存在差异的情况下产生一更新命令信号；以及一控制电路，响应于所述更新命令信号而对所述存储器阵列执行更新操作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]