本发明专利技术提供一种坝料组合物等，所述坝料组合物具有如下特点：在密封具有通过ＦＣ安装、ＴＳＶ连接等制造的多层结构的半导体芯片时，可以在基板上按照较高的高径比成型和涂布，不会有底部填充剂从基板中溢出可以完全填充到元件之间等的缝隙间，并且可以形成相对于底部填充剂粘合力较高，且强韧的固化物。所述多层半导体装置用底部填充剂的坝料组合物包括下述组分：（Ａ）环氧树脂：１００质量份，（Ｂ）固化剂：１～５０质量份，（Ｃ）平均粒径为０．１～１０μｍ，且最大粒径在７５μｍ以下的无机填充剂：３０～１０００质量份，（Ｄ）平均粒径在０．００５μｍ以上且小于０．１μｍ、且表面经甲硅烷基化处理的二氧化硅：１～２０质量份。
【技术实现步骤摘要】
本专利技术涉及一种坝料组合物(dam material)和使用所述坝料组合物的多层半 导体装置的制造方法，所述坝料组合物是在密封具有通过FC(Flip chip:倒装片)安装、 TSV(Through Silicon Via:硅贯通电极)连接等制造的多层结构的半导体芯片时，利用毛 细管现象使底部填充剂(under fill material)完全填充(侵入)到元件之间等的缝隙中 的坝料组合物，更为详细地，本专利技术涉及如下坝料组合物及使用该坝料组合物的多层半导 体装置的制造方法，通过使所述坝料组合物中含有特定的2种无机填充剂，上述坝料组合 物可以在电路基板上以高的高径比进行成型和涂布(成型塗布)，在密封叠层有3层以上的 上述半导体芯片时，底部填充剂不会从电路基板中溢出可以完全填充到元件之间，并且可 以形成相对于底部填充剂粘合力高，且强韧的固化物。
技术介绍
近年来，伴随着电气设备的小型化，轻质化、高性能化，对于提高印刷电路板上的 电子部件的安装密度提出了要求，半导体的安装方法也从插入(pin insertion C >揷入) 型转变为主流的表面安装型。其中，就倒装片安装而言有如下方式在电路基板的布线图案面上，通过多个凸块 (bump)对半导体芯片进行群焊(gang bonding)的方式，在上述有机基板和半导体芯片的 缝隙间以及焊锡凸块之间的间隙填充底部填充剂并使其固化，从而完成倒装片的安装。作 为采用这种安装方式的装置，已有关于在形成有多层布线的中介层(interposer)上，倒焊 半导体芯片，安装倒转片的报告(专利文献1 日本特开2007-42904号公报)。进一步，作为替代现有的引线接合的衔接技术，还出现了采用TSV结构的多层半 导体装置，无铅凸块部件也转变为铜凸块。对于在上述这样的多层半导体装置中使用的底部填充剂而言，使用分散器 (dispenser)，利用毛细管现象将其注入电路基板和半导体芯片的缝隙间等，但伴随着半导 体芯片层的多层化，其角焊缝(fillet)变大，特别是由于分散器侧的角焊缝变大，会导致 从电路基板中溢出底部填充剂，当叠层半导体芯片为引线接合型时，会产生向底座(卜)渗入底部填充剂这样的问题。在此，为了避免这样的问题，在基板上设置有坝料组合物从而防止该底部填充剂 的扩散，但现有的坝料，不仅相对于底部填充剂的粘接力较差，而且在回流焊、温度循环中， 会在坝料和底部填充剂的界面上发生剥离，甚至于会导致使包封件产生裂缝，破坏半导体 元件周围部分这样的问题。现有技术文件专利文献专利文献1日本特开2007-42904号公报
技术实现思路
专利技术要解决的技术问题鉴于以上情况，本专利技术的目的是提供一种坝料组合物以及提供使用该坝料组合物 的多层半导体装置的制造方法，其中，所述坝料组合物在密封具有通过FC安装、TSV连接等 制造的多层结构的半导体芯片时，其可以在电路基板上以高的高径比成型和涂布，不会有 底部填充剂从电路基板中溢出，可以完全填充(侵入)到元件之间等的缝隙中，并且可以形 成相对于底部填充剂的贴合力高、且强韧的固化物。解决问题的方法本专利技术人等为了实现上述目的进行了深入的研究，结果发现包含下述组分的多 层半导体装置用底部填充剂的坝料组合物，在密封具有通过FC安装、TSV连接等制造的多 层结构的半导体芯片时，可以在电路基板上以高的高径比成型和涂布，不会有底部填充剂 从电路基板中溢出，可以完全填充到元件之间等的缝隙中，并且可以形成相对于底部填充 剂贴合力高、且强韧的固化物，同时本专利技术人等还发现使用该坝料组合物的多层半导体装 置的制造方法是很有用的，从而完成了本专利技术，其中，上述组分为(A)环氧树脂100质量 份；(B)固化剂1 50质量份；(C)平均粒径为0. 1 10 μ m，且最大粒径在75 μ m以下的 无机填充剂30 1000质量份；(D)平均粒径在0. 005 μ m以上且小于0. 1 μ m、且表面经甲 硅烷基化处理的二氧化硅1 20质量份。S卩，本专利技术提供下述实施方式1 5的多层半导体装置用底部填充剂的坝料组合 物、以及使用该坝料组合物的下述实施方式6 7的多层半导体装置的制造方法。实施方式1:一种多层半导体装置用底部填充剂的坝料组合物，其含有以下成分(A)环氧树脂100质量份；(B)固化剂1 50质量份；(C)平均粒径为0. 1 10 μ m，且最大粒径在75 μ m以下的无机填充剂30 1000 质量份；(D)平均粒径在0. 005 μ m以上且小于0. 1 μ m、且表面经甲硅烷基化处理的二氧化 硅 1 20质量份。实施方式2 实施方式1所述的坝料组合物，其中，所述成分(C)无机填充剂为球状二氧化硅。实施方式3 实施方式1或2所述的坝料组合物，其中，所述成分(A)包含选自双酚A型环氧树 脂、双酚F型环氧树脂和下述环氧树脂中的至少一种， 式中，R为碳原子数1 20的一价烃基，η为1 4的整数。实施方式4 实施方式1 3中任一种所述的坝料组合物，其中，所述成分(A)包含聚硅氧烷改 性环氧树脂。实施方式5:实施方式1 4中任一种所述的坝料组合物，其中，所述成分⑶包含选自下述式 (1)、(2)、(3)和(4)表示的固化剂中的至少一种固化剂， 式中，R1 R4彼此独立地表示选自碳原子数1 6的一价烃基、CH3S-和C2H5S-的 实施方式6 一种多层半导体装置的制造方法，其包括在电路基板上装载多层半导体芯片；并在所述电路基板上的多层半导体芯片的周围成型和涂布实施方式1 5中任一项所述的 坝料组合物；从所述多层半导体芯片和坝料组合物之间，向所述电路基板和多层半导体芯 片的缝隙间以及多层半导体芯片的层间填充底部填充剂组合物；使所述坝料组合物和底部 填充剂组合物两者均固化。实施方式7 实施方式6所述的多层半导体装置的制造方法，其中，所述多层半导体装置为 FC(Flip Chip 倒装片)型半导体装置或者TSV(Through Silicon Via 硅贯通电极)型半 导体装置。专利技术效果根据本专利技术可以提供一种坝料组合物以及使用该坝料组合物的多层半导体装置 的制造方法，其中，所述坝料组合物具有以下特点在密封具有通过FC安装、TSV连接等制 造的多层结构的半导体芯片时，可以在电路基板上以高的高径比进行成型和涂布，不会有 底部填充剂从电路基板中溢出可以完全填充到元件之间等的缝隙中，并且可以形成相对于 底部填充剂贴合力高、且强韧的固化物。附图说明图1为用于说明坝料组合物的形状维持性能的概略截面图。图2为用于说明多层半导体装置的制造的一个实例的概略截面图。符号说明1,4坝料组合物(或者其固化物)2 玻璃板3 多层半导体装置5 底部填充剂组合物6 多层半导体芯片7 凸块8 电路基板(BT基板)9 分散器具体实施例方式以下，对本专利技术进行更为详细地说明。就本专利技术的液状环氧树脂组合物而言，其含有环氧树脂、固化剂、和2种无机填充 剂作为必需成分。(A)环氧树脂作为成分(A)环氧树脂，可以列举出双酚A型环氧树脂、双酚F型环氧树脂等双 酚型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等酚醛清漆型环氧树 脂、萘型环氧树脂、联苯型环氧树脂、环戊二烯型环氧树脂等、以及这些树脂的混合物。在上述这些树脂中本文档来自技高网...
【技术保护点】
一种多层半导体装置用底部填充剂的坝料组合物，其含有以下成分： （Ａ）环氧树脂： １００质量份； （Ｂ）固化剂： １～５０质量份； （Ｃ）平均粒径为０．１～１０μｍ，且最大粒径在７５μｍ以下的无机填充剂： ３０～１０００质量份； （Ｄ）平均粒径在０．００５μｍ以上且小于０．１μｍ、且表面经甲硅烷基化处理的二氧化硅： １～２０质量份。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：隅田和昌，
申请(专利权)人：信越化学工业株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。