【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种静电保护结构、芯片。
技术介绍
1、芯片中一般需要设置有静电保护电路esd(electro-static discharge)，静电保护电路用于释放芯片中的静电以避免芯片中的核心电路在静电作用下损坏。
2、相关技术中，用于形成静电保护电路的静电保护结构的版图面积较大，从而不利于芯片的设计。
3、需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
1、根据本公开的一个方面，提供一种静电保护结构，其中，所述静电保护结构包括：半导体衬底、n型阱、p型阱、第一n型掺杂部、第一p型掺杂部、第二p型掺杂部、第二n型掺杂部。所述n型阱位于所述半导体衬底内；所述p型阱位于所述半导体衬底内。所述第一n型掺杂部位于所述p型阱内，所述第一n型掺杂部包括相连接第一延伸部和第二延伸部；其中，所述第一延伸部在目标投影面上的正投影沿第一方向延伸，所述第二延伸部在所述目标投影面上的正投影沿第二方向延伸，所述目标投影面与所述半导体衬底所在平面平行，所述第一方向和所述第二方向相交。所述第一p型掺杂部位于所述n型阱内，所述第一p型掺杂部包括第三延伸部、第四延伸部、连接于所述第三延伸部和所述第四延伸部之间的第五延伸部；其中，所述第三延伸部、所述第四延伸部在所述目标投影面上的正投影均沿所述第二方向延伸，且所述第二延伸部在所述目标投影面上的正投影位于所述第三延伸部在所述目标投
2、本公开一种示例性实施例中，所述静电保护结构还包括：第三n型掺杂部、第三p型掺杂部。所述第三n型掺杂部位于所述p型阱内，所述第三n型掺杂部在所述目标投影面上的正投影与所述第一n型掺杂部在所述目标投影面上的正投影在所述第一方向上间隔设置；其中，所述第三n型掺杂部包括相连接第六延伸部和第七延伸部，所述第六延伸部在目标投影面上的正投影沿所述第一方向延伸，所述第七延伸部在所述目标投影面上的正投影沿所述第二方向延伸。所述第三p型掺杂部位于所述n型阱内，所述第三p型掺杂部在所述目标投影面上的正投影与所述第一p型掺杂部在所述目标投影面上的正投影在所述第一方向上间隔设置；其中，所述第三p型掺杂部包括第八延伸部、第九延伸部、连接于所述第八延伸部和所述第九延伸部之间的第十延伸部，所述第八延伸部、所述第九延伸部在所述目标投影面上的正投影均沿所述第二方向延伸，且所述第七延伸部在所述目标投影面上的正投影位于所述第八延伸部在所述目标投影面上的正投影和所述第九延伸部在所述目标投影面上的正投影之间，所述第十延伸部在所述目标投影面上的正投影位于所述第七延伸部在所述目标投影面上的正投影远离所述第六延伸部在所述目标投影面上的正投影的一侧。所述第二p型掺杂部在所述目标投影面上的正投影位于所述第三n型掺杂部在所述目标投影面上的正投影远离所述第三p型掺杂部在所述目标投影面上的正投影的一侧；所述第二n型掺杂部在所述目标投影面上的正投影位于所述第三p型掺杂部在所述目标投影面上的正投影远离所述第三n型掺杂部在所述目标投影面上的正投影的一侧。
3、本公开一种示例性实施例中，所述第一延伸部的部分结构和所述第三延伸部的至少部分结构在所述第二方向上相对设置，所述第一延伸部的部分结构和所述第四延伸部的至少部分结构在所述第二方向上相对设置；所述第六延伸部的部分结构和所述第八延伸部的至少部分结构在所述第二方向上相对设置，所述第六延伸部的部分结构和所述第九延伸部的至少部分结构在所述第二方向上相对设置。
4、本公开一种示例性实施例中，所述p型阱包括：第一阱区、第二阱区、第三阱区，所述第一阱区在所述目标投影面上的正投影沿所述第一方向延伸；第二阱区与所述第一阱区连接，所述第二阱区在所述目标投影面上的正投影沿所述第二方向延伸；第三阱区与所述第一阱区连接，所述第三阱区在所述目标投影面上的正投影沿所述第二方向延伸，且所述第三阱区在所述目标投影面上的正投影和所述第二阱区在所述目标投影面上的正投影位于所述第一阱区在所述目标投影面上的正投影的同一侧；其中，所述第一延伸部、第六延伸部、第二p型掺杂部位于所述第一阱区，所述第二延伸部位于所述第二阱区，所述第七延伸部位于所述第三阱区。
5、本公开一种示例性实施例中，所述第一延伸部和所述第二p型掺杂部的部分结构在所述第二方向上相对设置，所述第六延伸部和所述第二p型掺杂部的部分结构在所述第二方向上相对设置；所述第五延伸部和所述第二n型掺杂部的部分结构在所述第二方向上相对设置，所述第十延伸部和所述第二n型掺杂部的部分结构在所述第二方向上相对设置。
6、本公开一种示例性实施例中，所述n型阱在所述目标投影面上的正投影环绕所述p型阱在所述目标投影面上的正投影；所述半导体衬底为p型半导体衬底，所述静电保护结构还包括：n型深阱，所述n型深阱隔离于所述半导体衬底和所述p型阱之间。
7、本公开一种示例性实施例中，所述静电保护结构还包括：环形掺杂部，所述环形掺杂部在所述目标投影面上的正投影环绕所述n型阱在所述目标投影面上的正投影、所述p型阱在所述目标投影面上的正投影；所述环形掺杂部的掺杂类型和所述半导体衬底的掺杂类型相同。
8、根据本公开的一个方面，提供一种芯片，其中，所述芯片包括上述的静电保护结构。
9、本公开一种示例性实施例中，所述芯片包括第一端和第二端，所述第一端连接所述第一n型掺杂部，所述第二端连接所述第一p型掺杂部。
10、本公开一种示例性实施例中，所述芯片包括高电平电源端、低电平电源端、信号传输端；所述第一端为所述高电平电源端，所述第二端为所述信号传输端；或，所述第一端为所述信号传输端，所述第二端为所述低电平电源端；或，所述第一端为所述高电平电源端，所述第二端为所述低电平电源端。
11、本公开一种示例性实施例中，所述芯片包括低电平电源端、信号传输端；当所述静电保护结构包括第三p型掺杂部和第三n型掺杂部时，所述信号传输端连接所述第一p型掺杂部和所述第三n型掺杂部，所述低电平电源端连接所述第一n型掺杂部和所述第三p型掺杂部。
12、本公开一种示例性实施例中，所述信号传输端包括信号输出端和信号输入端，所述芯片包括多个所述本文档来自技高网...
【技术保护点】
1.一种静电保护结构，其中，所述静电保护结构包括：
2.根据权利要求1所述的静电保护结构，其中，所述静电保护结构还包括：
3.根据权利要求2所述的静电保护结构，其中，所述第一延伸部的部分结构和所述第三延伸部的至少部分结构在所述第二方向上相对设置，所述第一延伸部的部分结构和所述第四延伸部的至少部分结构在所述第二方向上相对设置；
4.根据权利要求2所述的静电保护结构，其中，所述P型阱包括：
5.根据权利要求2所述的静电保护结构，其中，所述第一延伸部的至少部分结构和所述第二P型掺杂部的部分结构在所述第二方向上相对设置，所述第六延伸部的至少部分结构和所述第二P型掺杂部的部分结构在所述第二方向上相对设置；
6.根据权利要求1-5任一项所述的静电保护结构，其中，所述N型阱在所述目标投影面上的正投影环绕所述P型阱在所述目标投影面上的正投影；
7.根据权利要求1-5任一项所述的静电保护结构，其中，所述静电保护结构还包括：
8.一种芯片，其中，所述芯片包括权利要求1-7任一项所述的静电保护结构。
9.根
10.根据权利要求9所述的芯片，其中，所述芯片包括高电平电源端、低电平电源端、信号传输端；
11.根据权利要求8所述的芯片，其中，所述芯片包括低电平电源端、信号传输端；
12.根据权利要求11所述的芯片，其中，所述信号传输端包括信号输出端和信号输入端，所述芯片包括多个所述静电保护结构，多个所述静电保护结构包括：
13.根据权利要求8所述的芯片，其中，所述芯片包括高电平电源端、低电平电源端、信号传输端；
14.根据权利要求13所述的芯片，其中，所述信号传输端包括信号输出端和信号输入端，所述芯片包括多个所述静电保护结构，多个所述静电保护结构包括：
15.根据权利要求8所述的芯片，其中，所述芯片为动态随机存取存储器或静态随机存取存储器。
...【技术特征摘要】
1.一种静电保护结构，其中，所述静电保护结构包括：
2.根据权利要求1所述的静电保护结构，其中，所述静电保护结构还包括：
3.根据权利要求2所述的静电保护结构，其中，所述第一延伸部的部分结构和所述第三延伸部的至少部分结构在所述第二方向上相对设置，所述第一延伸部的部分结构和所述第四延伸部的至少部分结构在所述第二方向上相对设置；
4.根据权利要求2所述的静电保护结构，其中，所述p型阱包括：
5.根据权利要求2所述的静电保护结构，其中，所述第一延伸部的至少部分结构和所述第二p型掺杂部的部分结构在所述第二方向上相对设置，所述第六延伸部的至少部分结构和所述第二p型掺杂部的部分结构在所述第二方向上相对设置；
6.根据权利要求1-5任一项所述的静电保护结构，其中，所述n型阱在所述目标投影面上的正投影环绕所述p型阱在所述目标投影面上的正投影；
7.根据权利要求1-5任一项所述的静电保护结构，其中，所述静电保护结构还包括：
8.一种芯片，...
【专利技术属性】
技术研发人员：宋彬，许杞安，吴铁将，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。