基准信号产生器及其方法和系统技术方案

一种基准信号产生器及其方法和系统，用于在基准信号产生器的第一输出端和第二输出端之间产生差分基准电压，包括：第一跟随晶体管和第二跟随晶体管；第一跟随晶体管包括：第一控制节点、第一跟随节点和第一电压源节点；第二跟随晶体管包括：第二控制节点、第二跟随节点和第二电压源节点；第一电压降电路电性连接在电路电源节点和第二电源供应节点之间；第一电压降电路偏置设置，使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一电压源节点之间的电压；也使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一控制节点之间的电压，进而获得高的ＰＳＲＲ值。

【技术实现步骤摘要】

本专利技术涉及半导体电路，尤其涉及一种基准信号产生器及其方法和系统。
技术介绍
在模数转换器(analog-to-digital converters，ADC)应用中，基准信号产生生器 是一个重要的部件。基准信号产生器用来产生和保持一个期望的恒定参考电压以作为ADC 实现精确的模数转换。在模数转换器中，通过使用开关电容负载技术，提供一个与转换电路 相匹配的基准电压(或参考电压)。由于基准电压的产生直接涉及模数转换计算，基准电压产生中出现的错误将导 致ADC性能的降低，如信噪比(Signal-to-Noise Ratio, SNR)或等等有效位(Equivalent Number ofBits，ΕΝ0Β)。性能恶化的主要误差来自于开关过程中不完全建立和电源噪声。 较差的电源纹波抑制将会进一步加剧电源纹波噪声干扰影响。为改善基准信号产生器的电源纹波抑制比(high power supply rejectionratio, PSRR)，可以采用大退耦电容，和/或在基准信号产生器中采用片外电容 器。尽管如此，此类技术可能会带来增加芯片面积的高成本，一些附加的芯片引脚，增加电 路复杂性，和增加片外器件。
技术实现思路
本专利技术实施例提供一种基准信号产生器及其方法和系统。本专利技术实施例一方面提供一种基准信号产生器用于在其第一输出端和第二输出 端之间产生差分基准电压，包括第一跟随晶体管和第二跟随晶体管；第一跟随晶体管包 括第一控制节点、与第一输出端电性连接的第一跟随节点和第一电压源节点；第二跟随 晶体管包括第二控制节点、与第二输出端电性连接的第二跟随节点和第二电压源节点； 第一电压降电路电性连接在电路电源节点和第二电源供应节点之间；第一电压降电路偏置 设置，使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一电压源节 点之间的电压；也使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第 一控制节点之间的电压。本专利技术实施例另一方面提供一种用于产生差分基准电压的系统，用于用于在其第 一输出端和第二输出端之间产生差分基准电压，包括放大器、第一跟随晶体管、第二跟随 晶体管、第三跟随晶体管、第四跟随晶体管和偏置电路；放大器具有第一正向输出路径、第 二正向输出路径，第一反馈输入路径和第二反馈输入路径；第一跟随晶体管包括电性连接于第一正向输出路径中的控制节点和电性连接于 第一反馈输入路径的跟随节点；第二跟随晶体管包括电性连接于第二正向输出路径中的控制节点和电性连接于 第二反馈输入路径的跟随节点；第三跟随晶体管包括电性连接于第一正向输出路径中的控制节点和电性连接于第一输出端的跟随节点；第四跟随晶体管包括电性连接于第二正向输出路径中的控制节点和电性连接于 第二输出端的跟随节点；和偏置电路用于提供处于第一跟随晶体管和第二跟随晶体管电压源节点之间的偏 置电压；并提供处于第三跟随晶体管和第四跟随晶体管电压源节点之间的相应的偏置电 压。 本专利技术实施例另一方面提供一种用于产生差分基准电压的方法，包括以下步骤从第一晶体管的第一跟随节点和第二晶体管的第二跟随节点之间驱动输出差分 基准电压；其中，该差分基准电压用于使得来自于第一晶体管的第一跟随节点的参考电压 小于来自于第二晶体管的第二跟随节点的参考电压；提供来自于第二晶体管的电压源节点的参考电压电压降；和调节该电压降使得从参考电源到差分基准电压输出中传输的信号能量最小。本专利技术实施例通过上述方法和装置，进而获得了高PSRR值和/或在输出参考电压 节点上得到的宽带低输出阻抗，进而减少了差分基准信号产生器的误差。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。图1为本专利技术实施例一种差分参考信号产生器电路图；图2为本专利技术实施例产生的差分参考信号示意图；图3为本专利技术实施例另外一种差分参考信号产生器电路图；图4为本专利技术实施例另外一种差分参考信号产生器电路图；图5为本专利技术实施例电路中的偏置电压电路；图6为本专利技术实施例电路中的栅极偏压电路；和图7为本专利技术实施例一种使用差分参考信号产生器的系统示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于 本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。本专利技术实施例提供的一种差分参考电压可以由开环电路中的源跟随晶体管 (source follower transistors)产生，该源跟随三极管通过复制偏置电路(r印lica-bias circuit)进行偏置。该复偏置电路包括一个差分放大器和设置于反馈环路中的复制源跟 随跟随晶体管对。一种电压降电路(A voltage drop circuit)被串联电性连接在至少一 个源跟随跟随晶体管上。可选的，基准电压产生器被集成与集成电路芯片内部(片内)进 而可以快速设置，并具有较高的电源纹波抑制比(high power supply rejection ratio,PSRR)。如图1所示，本专利技术实施例提供一种差分电压电路100。该差分电压电路100的输 出端为VMfp和VMfn的差分输出。差分电压电路100包括差分放大器102、开环源跟随晶体 管Mp、Mn,复偏晶体管Mp^ Mnr,和电压降电路112、114。晶体管Mlff,、Mnr, Mp和Mn分别由电流 源104、106、108和110进行偏置。开环源跟随晶体管Mp、Mn，和复偏晶体管1^的阈值电压由差分放大器102的输 出电压Vdp和Vdn驱动。复偏晶体管Mn的源极通过控制节点Vfn和Vfp反馈作用于差分 放大器102上。差分放大器102与复偏晶体管Mp,、Mm形成反馈环路，进而可以通过控制节 点Vfn和Vfp影响输入电压VMf。可以理解，环路反馈机制可以通过控制节点Vfn和Vfp影响 输入电压VMf，进而作用于差分电压电路100的输出Vrefp和VMfn。可选的，可以通过调节环 路中的增益、直流偏置和反馈因子，进而通过控制节点Vfn和Vfp给输入参考电压VMf提供成 比例的偏移量。同时，由于开环源跟随晶体管&、Mn处于反馈环路外围，开环源跟随晶体管 15、1^可以瞬时响应。本专利技术实施例中，可选的，开环源跟随晶体管Mp、Mn，和复偏晶体管Μ" Mnr的尺寸 (宽长比)和偏置电流相匹配。可选的，开环源跟随晶体管Mp、Mn，的宽长比N倍于复偏晶体 管M1^Mnr的宽长比。可以理解N为大于0的整数。本专利技术实施例中，电压降电路112被电性连接在电源电压Vdd和复偏晶体管Mnr的 漏极之间；电压降电路114被电性连接在电源电压Vdd和开环源跟随晶体管Mn的漏极之间。 通过电压降电路112和114产生的偏置电压Vadj，提高了 PSRR。本专利技术实施例中，选择偏置 电压Va(U，使得复偏晶体管Mlff的漏源电压与复偏晶体管Mp的漏源电压大致相等，开环源本文档来自技高网...

【技术保护点】
一种基准信号产生器用于在其第一输出端和第二输出端之间产生差分基准电压，其特征在于，包括：第一跟随晶体管和第二跟随晶体管；第一跟随晶体管包括：第一控制节点、与第一输出端电性连接的第一跟随节点和第一电压源节点；第二跟随晶体管包括：第二控制节点、与第二输出端电性连接的第二跟随节点和第二电压源节点；第一电压降电路电性连接在电路电源节点和第二电源供应节点之间；第一电压降电路偏置设置，使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一电压源节点之间的电压；也使得电路电源节点和第二电压源节点之间的电压大于电路电源节点和第一控制节点之间的电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李民盛，雷工，刘松，熊俊，刘银才，杨菲琴，秦祖旭，陈昌彦，程黄俊，朱华，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]