高精度电阻的制造方法技术

本发明专利技术提供高精度电阻的制造方法，包括步骤：提供基底，所述基底包括多个第一金属插塞和所述第一金属插塞间的第一金属间电介质；在所述基底上形成第一金属层，并刻蚀所述第一金属层以形成多个第一金属导线，所述第一金属导线分别连接所述第一金属插塞；沉积第一氧化硅层；在所述第一氧化硅层上形成氮化钛（ＴｉＮ）层，并对所述氮化钛层进行光刻刻蚀工艺，形成高精度电阻；沉积第二金属间电介质层，并对所述第二金属间电介质层进行化学机械研磨。所述制造方法能制造１０ｏｈｍ／ｓｑ到５０ｏｈｍ／ｓｑ的电阻，精度范围在＋／－１０％之内，并且和标准的ＣＭＯＳ工艺完全兼容。

【技术实现步骤摘要】

本专利技术涉及IC制造领域，尤其涉及模拟芯片或射频芯片中的电阻。
技术介绍
在IC(集成电路芯片)制造领域，特别是模拟IC和射频IC，需要一定阻值大小，如几十欧姆/方块，并且精度比较高的匹配电阻。如果采用IC制造工艺中常用的导线或金 属，如铜或铝，因为其电阻率非常小，所以很难得到较大的电阻。如果采用多晶硅电阻，则很 难控制阻值的精度。因此急需提供一种制造高精度电阻的方法，并且这种方法需要和标准 的CMOS工艺完全兼容。
技术实现思路
为了解决现有技术中，利用IC制造工艺中常用导线或金属很难得到较大的电阻， 本专利技术提供。所述，包括如下步骤a)提供基底，所述基底包括多个第一金属插塞和所述第一金属插塞间的第一金属 间电介质；b)在所述基底上形成第一金属层，并刻蚀所述第一金属层以形成多个第一金属导 线，所述第一金属导线分别连接所述第一金属插塞；c)沉积第一氧化硅层；d)在所述第一氧化硅层上形成氮化钛层，并对所述氮化钛层进行光刻刻蚀工艺， 形成高精度电阻；e)沉积第二金属间电介质层，并对所述第二金属间电介质层进行化学机械研磨。优选的，在所述的中，沉积所述第一氧化硅层是利用高密 度等离子化学沉积工艺。优选的，在所述的中，步骤e)之后还包括步骤f)在所述 第二金属间电介质层中形成多个第二金属插塞，所述第二金属插塞连接第一金属导线或所 述高精度电阻。优选的，在所述的中，在所述步骤f)之后还包括形成第 二金属层，并刻蚀所述第二金属层以形成多个第二金属导线，所述第二金属导线分别连接 所述第二金属插塞；然后形成第二氧化硅层。优选的，在所述的中，所述高精度电阻的厚度为300埃到 1500 埃。优选的，在所述的中，所述高精度电阻的值为10_50欧姆 /方块，精度控制在+/-10%。优选的，在所述的中，所述高精度电阻为模拟芯片或射频 芯片中的电阻。本专利技术的，能够得到阻值较大的高精度的电阻，且所述可以与现有的模拟芯片或射频芯片的制造工艺完全兼容，不会增加额 外的成本。附图说明图1至图7为本专利技术实施例的各步骤得到的结构示意图。 具体实施例方式为了使本专利技术的保护范围更加清楚易懂，下面结合本专利技术的附图以较佳实施例对 本专利技术的技术方案进行描述。图1至图7为本专利技术实施例的各步骤得到的结构示意图。 请参照图1至图7所示，提供，包括如下步骤a)提供基底，所述基底包括多个第一金属插塞8和所述第一金属插塞8间的第一 金属间电介质10 ；b)请参照图1，在所述基底上形成第一金属层，并刻蚀所述第一金属层以形成多 个第一金属导线12，所述第一金属导线12分别连接所述第一金属插塞8 ；c)请参照图2，沉积第一氧化硅层14 ；本实施例中，所述第一氧化硅层14的厚度 为7. 5K埃。d)请参照图3，在所述第一氧化硅层14上形成氮化钛层，并对所述氮化钛层进行 光刻刻蚀工艺，形成高精度电阻16 ；形成所述氮化钛层的方法可以是物理溅射沉积方法。e)请参照图4，沉积第二金属间电介质层18，并对所述第二金属间电介质层18进 行化学机械研磨。优选的，在所述的中，沉积所述第一氧化硅层14是利用高 密度等离子化学沉积工艺；所述第一金属间电介质10和第二金属间电介质18的材质为掺 杂有氟离子的硅玻璃，形成方法为等离子体增强型化学气相沉积。请参照图5，在所述的中，步骤e)之后还包括步骤f)在所 述第二金属间电介质层18中形成多个第二金属插塞19，所述第二金属插塞19连接第一金 属导线12或所述高精度电阻16。请参照图6和图7，在所述的中，在所述步骤f)之后还包 括形成第二金属层，并刻蚀所述第二金属层以形成多个第二金属导线20，所述第二金属 导线20分别连接所述第二金属插塞19 ；然后形成第二氧化硅层22。在本实施例中，所述第 一金属层和所述第二金属层之间的距离为8K(8000)埃，所述高精度电阻和所述第二金属 层之间的距离为6. 5Κ(6500)埃，所述所述高精度电阻和最近的第一金属导线之间的距离 为 4um。优选的，在所述的中，所述高精度电阻的厚度为300埃到 1500 埃。优选的，在所述的中，所述高精度电阻的值为10_50欧姆 /方块，精度控制在+/-10%。优选的，在所述的中，所述高精度电阻为模拟芯片或射频 芯片中的电阻，这样，制造所述高精度电阻的工艺步骤和标准的CMOS工艺完全相兼容，不会增加额外的制造成本。本专利技术的，可以制造出高精度的(精度范围为士 10% )阻 值大小为10Ohm/sq-50Ohm/sq(欧姆/方块)的电阻，所述的可以与 模拟芯片或射频芯片的制造工艺相匹配，尤其是CMOS器件的制造工艺相兼容。本专利技术中各个金属层、电介质层以及氧化层，在具体的半导体器件中可能对应不 同的金属层、电介质层和氧化层，如本专利技术的第一金属层，可能对应其他半导体器件的第N 金属层权利要求，其特征在于，包括如下步骤a)提供基底，所述基底包括多个第一金属插塞和所述第一金属插塞间的第一金属间电介质；b)在所述基底上形成第一金属层，并刻蚀所述第一金属层以形成多个第一金属导线，所述第一金属导线分别连接所述第一金属插塞；c)沉积第一氧化硅层；d)在所述第一氧化硅层上形成氮化钛层，并对所述氮化钛层进行光刻和刻蚀工艺，形成高精度电阻；e)沉积第二金属间电介质层，并对所述第二金属间电介质层进行化学机械研磨。2.根据权利要求1所述的，其特征在于，沉积所述第一氧化硅 层是利用高密度等离子化学沉积工艺。3.根据权利要求1所述的，其特征在于，步骤e)之后还包括步 骤f)在所述第二金属间电介质层中形成多个第二金属插塞，所述第二金属插塞连接第一 金属导线或所述高精度电阻。4.根据权利要求3所述的，其特征在于，在所述步骤f)之后还 包括形成第二金属层，并刻蚀所述第二金属层以形成多个第二金属导线，所述第二金属导 线分别连接所述第二金属插塞；然后形成第二氧化硅层。5.根据权利要求1-4中任一项所述的，其特征在于，所述高精 度电阻的厚度为300埃到1500埃。6.根据权利要求5所述的，其特征在于，所述高精度电阻的值 为10-50欧姆/方块，精度为在+/_10%。7.根据权利要求6所述的，其特征在于，所述高精度电阻为模 拟芯片或射频芯片中的电阻。全文摘要本专利技术提供，包括步骤提供基底，所述基底包括多个第一金属插塞和所述第一金属插塞间的第一金属间电介质；在所述基底上形成第一金属层，并刻蚀所述第一金属层以形成多个第一金属导线，所述第一金属导线分别连接所述第一金属插塞；沉积第一氧化硅层；在所述第一氧化硅层上形成氮化钛(TiN)层，并对所述氮化钛层进行光刻刻蚀工艺，形成高精度电阻；沉积第二金属间电介质层，并对所述第二金属间电介质层进行化学机械研磨。所述制造方法能制造10ohm/sq到50ohm/sq的电阻，精度范围在+/-10％之内，并且和标准的CMOS工艺完全兼容。文档编号H01L21/02GK101819924SQ201010164850公开日2010年9月1日 申请日期2010年4月29日 优先权日2010年4月29日专利技术者陈乐乐 申请人:上海宏力半导体制造有限公司本文档来自技高网...

【技术保护点】
高精度电阻的制造方法，其特征在于，包括如下步骤：ａ）提供基底，所述基底包括多个第一金属插塞和所述第一金属插塞间的第一金属间电介质；ｂ）在所述基底上形成第一金属层，并刻蚀所述第一金属层以形成多个第一金属导线，所述第一金属导线分别连接所述第一金属插塞；ｃ）沉积第一氧化硅层；ｄ）在所述第一氧化硅层上形成氮化钛层，并对所述氮化钛层进行光刻和刻蚀工艺，形成高精度电阻；ｅ）沉积第二金属间电介质层，并对所述第二金属间电介质层进行化学机械研磨。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈乐乐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]