三维存储装置及其形成方法制造方法及图纸

在某些方面，一种三维

【技术实现步骤摘要】
三维存储装置及其形成方法

技术介绍

[0001]本公开涉及三维
(3D)
存储装置及其制造方法
。
[0002]通过改进工艺技术
、
电路设计
、
编程算法和制造工艺，将平面存储单元缩小到更小的尺寸
。
然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高
。
结果，平面存储单元的存储密度接近上限
。
[0003]3D
存储器架构可以解决平面存储单元中的密度限制
。3D
存储器架构包括存储阵列和用于控制到和来自所述存储阵列的信号的外围装置
。

技术实现思路

[0004]在一个方面，一种
3D
存储装置包括堆叠结构和延伸的缝隙结构
。
堆叠结构包括交错的导电层和电介质层
。
交错的导电层和电介质层的边缘限定了阶梯结构
。
导电层中的每个导电层在阶梯结构中具有加厚部分
。
加厚部分沿第一方向延伸
。
缝隙结构延伸穿过堆叠结构并沿垂直于第一方向的第二方向延伸，使得缝隙结构切断所述导电层的加厚部分中的至少一个加厚部分
、
但不是全部加厚部分
。
[0005]在另一方面，一种
3D
存储装置包括半导体层
、
堆叠结构和沟道结构
。
堆叠结构包括交错的导电层和电介质层
。
交错的导电层和电介质层的边缘限定了阶梯结构
。
导电层中的每个导电层在阶梯结构中具有加厚部分
。
加厚部分沿第一方向延伸
。
沟道结构延伸穿过堆叠结构并与半导体层接触
。
导电层中的至少第一导电层的加厚部分沿第一方向是连续的
。
导电层中的至少第二导电层的加厚部分沿第一方向是不连续的
。
第一导电层比第二导电层更靠近半导体层
。
[0006]在又一方面，一种系统包括被配置为存储数据的
3D
存储器
。3D
存储装置包括半导体层
、
堆叠结构和沟道结构
。
堆叠结构包括交错的导电层和电介质层
。
交错的导电层和电介质层的边缘限定了阶梯结构
。
导电层中的每个导电层在阶梯结构中具有加厚部分
。
加厚部分沿第一方向延伸
。
沟道结构延伸穿过堆叠结构并与半导体层接触
。
导电层中的至少第一导电层的加厚部分沿第一方向是连续的
。
导电层中的至少第二导电层的加厚部分沿第一方向是不连续的
。
第一导电层比第二导电层更靠近半导体层
。
该系统还包括存储控制器，其耦合到
3D
存储装置并被配置为经由第一导电层和第二导电层来控制沟道结构的操作
。
[0007]在又一方面，公开了一种用于形成
3D
存储装置的方法
。
形成包括交错的第一材料层和第二材料层的堆叠结构
。
形成堆叠结构的阶梯结构
。
形成第三材料层，每个第三材料层设置在阶梯结构中的第一材料层中的相应一个第一材料层上并且沿第一方向延伸
。
形成缝隙开口，所述缝隙开口延伸穿过堆叠结构并沿垂直于第一方向的第二方向延伸，使得缝隙开口切断所述第三材料层中的至少一个第三材料层
、
但不是全部的第三材料层
。
附图说明
[0008]并入本文并形成说明书一部分的附图示出了本公开的各方面，并且与描述一起进一步用于解释本公开的原理并使相关领域的技术人员能够制作和使用本公开
。
[0009]图1示出了根据本公开的一些方面的具有阶梯结构的
3D
存储装置的示意图
。
[0010]图2示出了根据本公开的一些方面的具有阶梯结构的另一个
3D
存储装置的示意图
。
[0011]图3示出了根据本公开的一些方面的具有阶梯区域的
3D
存储装置的平面图
。
[0012]图4示出了根据本公开的一些方面的
3D
存储装置的阶梯区域的顶部透视图
。
[0013]图5示出了根据本公开的一些方面的具有缝隙结构和切口结构的另一个
3D
存储装置的平面图
。
[0014]图6示出了根据本公开的一些方面的具有沟道结构和切口结构的
3D
存储装置的截面的侧视图
。
[0015]图7示出了根据本公开的一些方面的具有阶梯结构的
3D
存储装置的顶部透视图
。
[0016]图
8A
和图
8B
示出了根据本公开的一些方面的具有阶梯结构的
3D
存储装置的朝向各个方向投影到各个平面上的投影图
。
[0017]图
9A
和图
9B
示出了根据本公开的一些方面的具有阶梯结构的另一个
3D
存储装置在各个方向上的投影图
。
[0018]图
10A
‑
10G
示出了根据本公开的一些方面的用于形成具有阶梯结构的
3D
存储装置的制造工艺
。
[0019]图
11A
和图
11B
示出了根据本公开的一些方面的用于形成具有阶梯结构的另一个
3D
存储装置的制造工艺
。
[0020]图
12
是根据本公开的一些方面的用于形成具有阶梯结构的
3D
存储装置的方法的流程图
。
[0021]图
13
示出了根据本公开的一些方面的具有
3D
存储装置的示例性系统的框图
。
[0022]图
14A
示出了根据本公开的一些方面的具有
3D
存储装置的示例性存储卡的示图
。
[0023]图
14B
示出了根据本公开的一些方面的具有
3D
存储装置的示例性固态驱动器
(SSD)
的示图
。
[0024]将参考附图描述本公开
。
具体实施方式
[0025]尽管讨论了具体的构造和布置，但是应当理解，这样做仅出于说明的目的
。
这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置
。
而且，本公开还可以用于多种其他应用中
。
如在本公开中描述的功能和结构特征可以以未在附图中具体描绘的方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种三维
(3D)
存储装置，包括：堆叠结构，其包括交错的导电层和电介质层，其中，所述交错的导电层和电介质层的边缘限定了阶梯结构，并且所述导电层中的每个导电层在所述阶梯结构中具有加厚部分，所述加厚部分沿第一方向延伸；以及缝隙结构，其延伸穿过所述堆叠结构并且沿垂直于所述第一方向的第二方向延伸，使得所述缝隙结构切断所述导电层的所述加厚部分中的至少一个但不是全部
。2.
根据权利要求1所述的
3D
存储装置，其中：所述导电层中的至少第一导电层的所述加厚部分沿所述第一方向连续并且沿所述第二方向与所述缝隙结构间隔开；并且所述导电层中的至少第二导电层的所述加厚部分沿所述第一方向不连续并且被所述缝隙结构从所述第二方向切断
。3.
根据权利要求2所述的
3D
存储装置，还包括延伸穿过所述堆叠结构的沟道结构，其中，所述第一导电层比所述第二导电层更靠近所述沟道结构的源极端
。4.
根据权利要求3所述的
3D
存储装置，其中，所述第一导电层包括栅极感应漏极泄漏
(GIDL)
线，并且所述第二导电层包括与所述
GIDL
线电断开的选择栅极线
。5.
根据权利要求3或4所述的
3D
存储装置，还包括与所述沟道结构接触的半导体层，其中，所述第一导电层比所述第二导电层更靠近所述半导体层
。6.
根据权利要求5所述的
3D
存储装置，其中，所述半导体层包括
N
型掺杂多晶硅
。7.
根据权利要求2‑6中任一项所述的
3D
存储装置，其中，所述第一导电层在所述第二方向上的尺寸大于所述第二导电层在所述第二方向上的尺寸
。8.
根据权利要求2‑7中任一项所述的
3D
存储装置，还包括延伸穿过所述第一导电层的切口结构
。9.
根据权利要求8所述的
3D
存储装置，其中，所述切口结构在所述第一导电层的所述加厚部分处停止
。10.
根据权利要求1‑9中任一项所述的
3D
存储装置，其中，所述导电层的所述加厚部分包括金属
。11.
一种三维
(3D)
存储装置，包括：半导体层；堆叠结构，其包括交错的导电层和电介质层，其中，所述交错的导电层和电介质层的边缘限定了阶梯结构，并且所述导电层中的每个导电层在所述阶梯结构中具有加厚部分，所述加厚部分沿第一方向延伸；以及沟道结构，其延伸穿过所述堆叠结构并与所述半导体层接触，其中，所述导电层中的至少第一导电层的所述加厚部分沿所述第一方向连续；并且所述导电层中的至少第二导电层的所述加厚部分沿所述第一方向不连续，所述第一导电层比所述第二导电层更靠近所述半导体层
。12.
根据权利要求
11
所述的
3D
存储装置，还包括缝隙结构，所述缝隙结构延伸穿过所述堆叠结构并沿垂直于所述第一方向的第二方向延伸，使得所述缝隙结构从所述第二方向切断所述第二导电层的所述加厚部分，并且在所述第二方向上与所述第一导电层的所述加厚部分间隔开
。
13.
根据权利要求
11
或
12
所述的
3D
存储装置，其中，所述第一导电层包括栅极感应漏极泄漏
(GIDL)
线，并且所述第二导电层包括与所述
GIDL
线电断开的选择栅极线
。14.
根据权利要求
11
‑
13
中任一项所述的
3D
存储装置，其中，所述半导体层包括
N
型掺杂多晶硅
。15.
根据权利要求
11
‑
14
中任一项所述的
3D
存储装置，还包括延伸穿过所述第一导电层的切口结构
。16.
根据权利要求
15
所述的
3D
存储装置，其中，所述切口结构在所述...

【专利技术属性】
技术研发人员：王迪，周文犀，张中，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：