半导体存储器装置制造方法及图纸

根据一个实施例，一种半导体存储器装置包含：多个第一接触件，其布置在板状部分的第二方向上的一侧上的阶梯区域中并沿着所述板状部分，且个别地连接到第一阶梯部分中的多个台阶状导电层之间的至少下部导电层；及多个第二接触件，其布置在所述板状部分的所述第二方向上的另一侧上的所述阶梯区域中并沿着所述板状部分，且个别地连接到所述第一阶梯部分中的所述至少下部导电层，其中所述多个第一接触件取决于第一方向上的位置而相对于所述板状部分在所述第二方向上个别地布置在不同的位置处，且所述多个第二接触件相对于所述板状部分个别地布置在与所述多个第一接触件的所述相应位置在所述第二方向上反向的位置处。应位置在所述第二方向上反向的位置处。应位置在所述第二方向上反向的位置处。

【技术实现步骤摘要】
半导体存储器装置
[0001]相关申请案的交叉引用
[0002]本申请案是基于并主张2022年6月22日申请的第2022
‑
100607号日本专利申请案的优先权益；所述申请案的全部内容以引用的方式并入本文中。


[0003]本文所描述的实施例大体上涉及半导体存储器装置。

技术介绍

[0004]半导体存储器装置(例如三维非易失性存储器)通常具有其中堆叠多个导电层的结构。当在制造过程期间受到应力时，这种堆叠结构有时会导致此类堆叠结构中的组件之间的位置关系发生偏离，达到产品操作或质量控制方面不可接受的程度。

技术实现思路

[0005]一般来说，根据一个实施例，半导体存储器装置包含：堆叠主体，其中多个导电层及多个绝缘层一个接一个地交替堆叠，所述堆叠主体包含布置在与所述多个导电层的堆叠方向相交的第一方向上的存储器区域及阶梯区域；板状部分，其在所述堆叠方向上及所述第一方向上的所述堆叠主体中延伸，且在与所述堆叠方向及所述第一方向相交的第二方向上划分所述堆叠主体；多个第一柱，其分散地布置在所述存储器区域中并在所述堆叠方向上的所述堆叠主体中延伸；第一阶梯部分，其布置在所述堆叠方向上与所述板状部分重叠的位置处的所述阶梯区域中，其中所述多个导电层在所述第一方向上呈台阶状；第二阶梯部分及第三阶梯部分，其布置在所述板状部分的所述第二方向上的两侧上的所述阶梯区域中，且具有某些结构，在所述结构中的每一者中，所述多个导电层呈台阶状，且所述结构相对于所述板状部分在所述第二方向上相互反向；多个第一接触件，其布置在所述板状部分的所述第二方向上的一侧上的所述阶梯区域中并沿着所述板状部分，且个别地连接到所述第一阶梯部分中的所述多个台阶状导电层之间的至少下部导电层；及多个第二接触件，其布置在所述板状部分的所述第二方向上的另一侧上的所述阶梯区域中并沿着所述板状部分，且个别地连接到所述第一阶梯部分中的所述至少下部导电层，其中所述多个第一接触件取决于所述第一方向上的位置而相对于所述板状部分在所述第二方向上个别地布置在不同的位置处，且所述多个第二接触件相对于所述板状部分个别地布置在与所述多个第一接触件的所述相应位置在所述第二方向上反向的位置处。
附图说明
[0006]图1A及1B是示出根据第一实施例的半导体存储器装置的示范性示意性结构的图式；
[0007]图2A到2E是示出根据第一实施例的半导体存储器装置中可能产生的应力的图式；
[0008]图3是示出根据第一实施例的半导体存储器装置的阶梯区域的示范性结构的示意
图；
[0009]图4是例示根据第一实施例的用于制造半导体存储器装置的方法的过程的一部分的流程图；
[0010]图5是示出根据第一实施例的半导体存储器装置的选择栅极接触件区域的示范性结构的示意图，其中未调整接触件的布置；
[0011]图6是示出根据第一实施例的修改实例的半导体存储器装置的选择栅极接触件区域的示范性结构的示意图，其中调整接触件的布置；
[0012]图7是示出根据第二实施例的半导体存储器装置的存储器区域的示范性结构的示意图；
[0013]图8是示出根据第二实施例的半导体存储器装置中的柱与隔离层之间的位置关系的图式；
[0014]图9是示出根据第二实施例的第一修改实例的半导体存储器装置的选择栅极接触件区域的示范性结构的示意图；
[0015]图10是示出根据第二实施例的第二修改实例的半导体存储器装置的存储器区域及阶梯区域的示范性结构的示意图；
[0016]图11A及11B是示出根据另一实施例的半导体存储器装置的示范性示意性结构的图式；且
[0017]图12是例示根据另一实施例的用于制造半导体存储器装置的方法的过程的一部分的流程图。
具体实施方式
[0018]下面将参考附图详细解释本专利技术的示范性实施例。本专利技术不限于以下实施例。还应注意，以下实施例中的成分包含所属领域的技术人员容易想到的成分，或大体上相同的任何成分。
[0019][第一实施例][0020]在下文中，将参考附图详细描述第一实施例。
[0021](半导体存储器装置的示范性结构)
[0022]图1A及1B是示出根据第一实施例的半导体存储器装置1的示范性示意性结构的图式。图1A是半导体存储器装置1在X方向上的横截面图，且图1B是示出半导体存储器装置1的布局的示意性平面图。图1A被无阴影呈现，以提高可见度。图1A还未被呈现上部布线中的一些。
[0023]在本说明书中，X方向及Y方向两者沿着稍后描述的字线WL的平面铺设，其中X方向及X方向彼此正交。字线WL被电绘制的方向有时可被称为“第一方向”，其沿着X方向铺设。同时，与第一方向交叉的方向有时可被称为“第二方向”，其沿着Y方向铺设。注意，由于半导体存储器装置1的可能的制造可变性，第一方向与第二方向不一定总是彼此正交。
[0024]如图1A及1B中所示出的，半导体存储器装置1具有外围电路CUA及堆叠主体LM，其按此顺序布置在衬底SB上。
[0025]衬底SB通常是半导体衬底，例如硅衬底。衬底SB具有布置在其上的含有晶体管TR、布线等的外围电路CUA。外围电路CUA有助于稍后描述的存储器单元的操作。
[0026]外围电路CUA覆盖有绝缘膜40，例如氧化硅膜。在绝缘膜40上布置源极线SL。在源极线SL上方，布置堆叠主体LM。堆叠主体LM具有其中多个字线WL及多个绝缘层OL交替堆叠的结构。选择栅极线SGD布置在最顶层字线WL上方，同时将绝缘层OL置于其间，同时选择栅极线SGS布置在最低层字线WL下方，同时将隔离层OL置于其间。
[0027]字线WL以及选择栅极线SGD及SGS通常是钨层或钼层，同时绝缘层OL通常是氧化硅层。
[0028]堆叠主体LM覆盖有绝缘膜50。绝缘膜50通常是氧化硅膜。绝缘膜50还延伸到堆叠主体LM的外围。
[0029]在堆叠主体LM中，布置有多个板状接触件LI，每一者在堆叠方向上穿透堆叠主体LM，且在沿着X方向的方向上延伸。因此，堆叠主体LM在Y方向上被多个板状接触件LI划分。多个板状接触件LI通常在下端处连接到源极线SL，且用作源极线接触件。
[0030]在每个邻近的板状接触件LI之间，存在多个存储器区域MR、选择栅极接触件区域SGR、阶梯区域SR及贯通接触件区域TP，其在X方向上布置成一直线。具有布置在Y方向上相邻的板状接触件LI之间的存储器区域MR、选择栅极接触件区域SGR、阶梯区域SR及贯通接触件区域TP的此类结构通常被称为指状物FGR。
[0031]在Y方向上邻接的两个指状物FGR中，典型地存在存储器区域MRs、选择栅极接触件区域SGRs、阶梯区域SR、贯通接触件区域TP、选择栅极接触件区域SGRt及存储器区域MRt，其在X方向上从一侧到另一侧按此顺序布置。在Y方向上邻接这些指状物FGR的另两个指状物FGR中，典型地存在存储器区域MRt、选择栅极接触件区域SGRt、贯通接触件区域TP、阶梯区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，其包括：堆叠主体，其中多个导电层及多个绝缘层一个接一个地交替堆叠，所述堆叠主体包含布置在与所述多个导电层的堆叠方向相交的第一方向上的存储器区域及阶梯区域；板状部分，其在所述堆叠方向上及所述第一方向上的所述堆叠主体中延伸，且在与所述堆叠方向及所述第一方向相交的第二方向上划分所述堆叠主体；多个第一柱，其分散地布置在所述存储器区域中并在所述堆叠方向上的所述堆叠主体中延伸；第一阶梯部分，其布置在所述堆叠方向上与所述板状部分重叠的位置处的所述阶梯区域中，其中所述多个导电层在所述第一方向上呈台阶状；第二阶梯部分及第三阶梯部分，其布置在所述板状部分的所述第二方向上的两侧上的所述阶梯区域中，且具有某些结构，在所述结构中的每一者中，所述多个导电层呈台阶状，且所述结构相对于所述板状部分在所述第二方向上相互反向；多个第一接触件，其布置在所述板状部分的所述第二方向上的一侧上的所述阶梯区域中并沿着所述板状部分，且个别地连接到所述第一阶梯部分中的所述多个台阶状导电层之间的至少下部导电层；及多个第二接触件，其布置在所述板状部分的所述第二方向上的另一侧上的所述阶梯区域中并沿着所述板状部分，且个别地连接到所述第一阶梯部分中的所述至少下部导电层，其中所述多个第一接触件取决于所述第一方向上的位置而相对于所述板状部分在所述第二方向上个别地布置在不同的位置处，且所述多个第二接触件相对于所述板状部分个别地布置在与所述多个第一接触件的所述相应位置在所述第二方向上反向的位置处。2.根据权利要求1所述的半导体存储器装置，其中所述第二方向上的所述多个第一接触件的放置位置从所述第一阶梯部分的所述第一方向上的一端朝向另一端逐步变化。3.根据权利要求2所述的半导体存储器装置，其中随着所述多个第一接触件中的第一接触件连接到所述多个第一接触件所连接的所述导电层之间的一或多个下层中的导电层，所述多个第一接触件的所述放置位置更靠近所述板状部分。4.根据权利要求1所述的半导体存储器装置，其进一步包括：多个第二柱，其布置在所述板状部分的所述一侧上的所述阶梯区域中并沿着所述板状部分，且在所述堆叠方向上的所述堆叠主体中延伸；及多个第三柱，其布置在所述板状部分的所述另一侧上的所述阶梯区域中并沿着所述板状部分，且在所述堆叠方向上的所述堆叠主体中延伸，其中所述多个第二柱取决于所述第一方向上的位置而相对于所述板状部分个别地布置在所述第二方向上的不同位置处，且所述多个第三柱相对于所述板状部分个别地布置在与所述多个第二柱的所述相应位置在所述第二方向上反向的位置处。5.根据权利要求4所述的半导体存储器装置，其中
所述第二方向上的所述多个第二柱的放置位置从所述第一阶梯部分的所述第一方向上的一端朝向另一端逐步变化，且所述第二方向上的所述多个第一接触件的放置位置根据所述多个第二柱的所述放置位置而变化。6.根据权利要求1所述的半导体存储器装置，其进一步包括：第一隔离层，其穿透所述多个导电层之间的最顶层导电层及在所述堆叠方向上与所述最顶层导电层连续的至少一个导电层，在所述板状部分的所述一侧上的所述存储器区域中并沿着所述板状部分延伸以到达所述阶梯区域，以在所述第二方向上选择性地隔离包含所述最顶层导电层的两个或更多个连续导电层；第二隔离层，其穿透所述最顶层导电层及所述至少一个导电层，在所述板状部分的所述另一侧上的所述存储器区域中并沿着所述板状部分延伸以到达所述阶梯区域，以在所述第二方向上选择性地隔离所述两个或更多个连续导电层；多个第三接触件，其沿着所述存储器区域与所述阶梯区域之间的所述板状部分布置在所述板状部分的所述一侧上，且个别地连接到所述两个或更多个连续导电层；及多个第四接触件，其沿着所述存储器区域与所述阶梯区域之间的所述板状部分布置在所述板状部分的所述另一侧上，且个别地连接到所述两个或更多个连续导电层，其中所述多个第三接触件取决于所述第一方向上的位置而相对于所述板状部分在所述第二方向上个别地布置在不同的位置处，且所述多个第四接触件相对于所述板状部分个别地布置在与所述多个第三接触件的所述相应位置在所述第二方向上反向的位置处。7.根据权利要求6所述的半导体存储器装置，其中随着所述多个第三接触件中的第三接触件更靠近所述阶梯区域，所述第二方向上的所述多个第三接触件的放置位置更靠近所述板状部分。8.根据权利要求6所述的半导体存储器装置，其中所述第一隔离层包含在第一位置处沿着所述板状部分延伸的部分，所述第一位置与所述板状部分在所述第二方向上的距离取决于所述第一方向上的位置而连续变化，且所述第二隔离层包含在第二位置处沿着所述板状部分延伸的部分，所述第二位置相对于所述板状部分在所述第二方向上与所述第一隔离层的所述第一位置反向。9.根据权利要求8所述的半导体存储器装置，其中随着所述第一位置更靠近所述阶梯区域，所述第一隔离层的所述第一位置更靠近所述板状部分。10.一种半导体存储器装置，其包括：堆叠主体，其中多个导电层及多个绝缘层一个接一个地交替堆叠，所述堆叠主体包含布置在与所述多个导电层的堆叠方向相交的第一方向上的存储器区域及阶梯区域；板状部分，其在所述堆叠方向上及所述第一方向上的所述堆叠主体中延伸，且在与所述堆叠方向及所述第一方向相交的第二方向上划分所述堆叠主体；多个第一柱，其分散地布置在所述存储器区域中并在所述堆叠方向上的所述堆叠主体中延伸；第一阶梯部分，其布置在所述堆叠方向上与所述板状部分重叠的位置处的所述阶梯区
域中，其中所述多个导电层在所述第一方向上呈台阶状；第...

【专利技术属性】
技术研发人员：河村大辅，佐伯郁弥，阪口智则，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：