避免嵌入式闪存中存储区栅极损伤的方法技术

本发明专利技术提供一种避免嵌入式闪存中存储区栅极损伤的方法，提供衬底，衬底上形成有存储区

【技术实现步骤摘要】
避免嵌入式闪存中存储区栅极损伤的方法


[0001]本专利技术涉及半导体
，特别是涉及一种避免嵌入式闪存中存储区栅极损伤的方法
。

技术介绍

[0002]在
28nm
技术节点的嵌入式闪存的工艺中，包含存储区
、HV(
高压器件
)
区和
Logic(
逻辑
)
区；存储区域和外围区域的多晶硅图形化是分开进行的
。
在外围区域的多晶硅刻蚀之后，
HV
区和
Logic
区的多晶硅上有较厚的硬掩膜层，而存储区的多晶硅栅极上面没有硬掩膜层，这使得在现在的回刻蚀工艺中很容易损伤到存储区的多晶硅
。
[0003]为解决上述问题，需要提出一种新型的避免嵌入式闪存中存储区栅极损伤的方法
。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种避免嵌入式闪存中存储区栅极损伤的方法，用于解决现有技术中存储区域和外围区域的多晶硅图形化是分开进行的，在外围区域的多晶硅刻蚀之后，高压器件区和逻辑区的多晶硅上有较厚的硬掩膜层，而存储区的多晶硅栅极上面没有硬掩膜层，这使得在现在的回刻蚀工艺中很容易损伤到存储区的多晶硅的问题
。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种避免嵌入式闪存中存储区栅极损伤的方法，包括：
[0006]步骤一
、
提供衬底，所述衬底上形成有存储区
、
高压器件区和逻辑区，所述存储区上形成有第一栅极结构，所述第一栅极结构为存储区的栅极结构，所述高压器件区和所述逻辑区中形成有第二栅极结构，所述第二栅极结构包括位于衬底上的第一隧穿氧化层以及位于第一隧穿氧化层上的伪栅多晶硅层，所述第一
、
二栅极结构的高度差为预设范围内，所述高压器件区和所述逻辑区中的所述第二栅极结构上形成有的氮化硅硬掩膜层和位于所述氮化硅硬掩膜层的二氧化硅硬掩膜层，在所述衬底上形成覆盖所述第一
、
二栅极结构的刻蚀停止层；
[0007]步骤二
、
在所述刻蚀停止层上形成层间介质层，之后研磨所述层间介质层至所述高压器件区中的所述刻蚀停止层上方；
[0008]步骤三
、
回刻蚀所述层间介质层
、
所述刻蚀停止层和所述二氧化硅硬掩膜层；
[0009]步骤四
、
研磨所述层间介质层至所述氮化硅硬掩膜层上方；
[0010]步骤五
、
形成覆盖除所述高压器件区之外的保护层，刻蚀去除所述高压器件区中的所述氮化硅硬掩膜层及其下方的所述伪栅多晶硅层，之后去除所述保护层
。
[0011]优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅
(SOI)
衬底
。
[0012]优选地，步骤一中的所述第一栅极结构包括叠层
、
侧墙结构
、
第二隧穿氧化层和选择栅多晶硅层，所述叠层由自下而上依次堆叠的第三隧穿氧化层
、
浮栅多晶硅层
、
极间介质
层
、
控制栅多晶硅层
、
控制栅氧化层组成，所述侧墙结构形成于所述叠层的侧壁，所述第二隧穿氧化层形成于两叠层之间，所述选择栅多晶硅层形成于两所述叠层之间的所述第二隧穿氧化层上
。
[0013]优选地，步骤一中的所述第一栅极结构包括叠层
、
侧墙结构
、
第二隧穿氧化层和选择栅多晶硅层，所述叠层由自下而上依次堆叠的第三隧穿氧化层
、
浮栅多晶硅层
、
极间介质层
、
控制栅多晶硅层
、
控制栅氧化层组成，所述侧墙结构形成于所述叠层的侧壁，所述第二隧穿氧化层形成于两叠层之间，所述选择栅多晶硅层形成于两所述叠层之间的所述第二隧穿氧化层上
。
[0014]优选地，步骤一中的所述极间介质层为
ONO
层，所述
ONO
层由自下而上依次堆叠的第一氧化层
、
氮化层
、
第二氧化层
。
[0015]优选地，步骤一中的所述刻蚀停止层的材料为氮化硅
。
[0016]优选地，步骤二中的所述层间介质层的材料为二氧化硅
。
[0017]优选地，步骤二和步骤四中所述研磨的方法为化学机械平坦化研磨
。
[0018]优选地，步骤三中的所述回刻蚀的方法为干法刻蚀
。
[0019]优选地，步骤五中所述形成覆盖除所述高压器件区之外的保护层的方法包括：在研磨后的所述衬底的结构上形成光刻胶层；光刻打开高压器件区上的光刻胶层
。
[0020]优选地，步骤五中刻蚀去除所述高压器件区中的所述氮化硅硬掩膜层及其下方的所述伪栅多晶硅层的方法包括：利用干法刻蚀打开所述氮化硅硬掩膜层使得其下方的所述伪栅多晶硅层裸露；利用湿法刻蚀的方法去除裸露的所述伪栅多晶硅层
。
[0021]如上所述，本专利技术的避免嵌入式闪存中存储区栅极损伤的方法，具有以下有益效果：
[0022]本专利技术通过两次
CMP
代替
PREB(
利用光刻胶保护不需刻蚀的区域
)
工艺，避免了
PREB
工艺过程，从而有效避免了回刻蚀过程中存储区多晶硅栅极上面没有硬掩膜层带来的栅极损伤的问题，进而可以提高嵌入式闪存器件性能
。
附图说明
[0023]图1显示为本专利技术的工艺流程示意图；
[0024]图2显示为本专利技术的形成刻蚀停止层示意图；
[0025]图3显示为本专利技术的形成层间介质层示意图；
[0026]图4显示为本专利技术的第一次研磨示意图；
[0027]图5显示为本专利技术的回刻蚀示意图；
[0028]图6显示为本专利技术的第二次研磨示意图；
[0029]图7显示为本专利技术的光刻示意图
。
具体实施方式
[0030]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效
。
本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变
。
[0031]请参阅图1，本专利技术提供一种避免嵌入式闪存中存储区栅极损伤的方法，包括：
[0032]步骤一
、
提供衬底
101
，衬底
101
上形成有存储区
、
高压器件区和逻辑区，存储区上形成有第一栅极结构
102
，第一栅极结构
102
为存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种避免嵌入式闪存中存储区栅极损伤的方法，其特征在于，至少包括：步骤一
、
提供衬底，所述衬底上形成有存储区
、
高压器件区和逻辑区，所述存储区上形成有第一栅极结构，所述第一栅极结构为存储区的栅极结构，所述高压器件区和所述逻辑区中形成有第二栅极结构，所述第二栅极结构包括位于衬底上的第一隧穿氧化层以及位于第一隧穿氧化层上的伪栅多晶硅层，所述第一
、
二栅极结构的高度差为预设范围内，所述高压器件区和所述逻辑区中的所述第二栅极结构上形成有的氮化硅硬掩膜层和位于所述氮化硅硬掩膜层的二氧化硅硬掩膜层，在所述衬底上形成覆盖所述第一
、
二栅极结构的刻蚀停止层；步骤二
、
在所述刻蚀停止层上形成层间介质层，之后研磨所述层间介质层至所述高压器件区中的所述刻蚀停止层上方；步骤三
、
回刻蚀所述层间介质层
、
所述刻蚀停止层和所述二氧化硅硬掩膜层；步骤四
、
研磨所述层间介质层至所述氮化硅硬掩膜层上方；步骤五
、
形成覆盖除所述高压器件区之外的保护层，刻蚀去除所述高压器件区中的所述氮化硅硬掩膜层及其下方的所述伪栅多晶硅层，之后去除所述保护层
。2.
根据权利要求1所述的避免嵌入式闪存中存储区栅极损伤的方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅
(SOI)
衬底
。3.
根据权利要求1所述的避免嵌入式闪存中存储区栅极损伤的方法，其特征在于：步骤一中的所述第一栅极结构包括叠层
、
侧墙结构
、
第二隧穿氧化层和选择栅多晶硅层，所述叠层由自下而上依次堆叠的第三隧穿氧化层
、
浮栅多晶硅层
、

【专利技术属性】
技术研发人员：彭娜，贺可强，张磊，陈昊瑜，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：