集成电路结构以及存储器元件的制造方法技术

本公开提供一种集成电路结构。集成电路结构包括衬底、内连接堆叠结构、第一存储器阵列以及源极线。内连接堆叠结构位于衬底上方。第一存储器阵列位于内连接堆叠结构上方，且包含在一垂直方向上堆叠的多个存储器元件，每一存储器元件包含导电层。第一存储器阵列进一步包含第一存储器层以及通道层。第一存储器层连接存储器元件的导电层且自导电层中的一最高者向下延伸至导电层中的一最低者。通道层沿着第一存储器层的一侧壁延伸。源极线接触通道层的一顶端且横向延伸跨过第一存储器阵列。一顶端且横向延伸跨过第一存储器阵列。一顶端且横向延伸跨过第一存储器阵列。

【技术实现步骤摘要】
集成电路结构以及存储器元件的制造方法


[0001]本公开关于一种集成电路结构，特别关于一种存储器元件的制造方法。

技术介绍

[0002]本公开一般关于半导体元件，且特别地关于三维(3
‑
dimesional，3D) 存储器元件及制造此类半导体元件的方法。
[0003]由于各种电子元件(如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的提高来自于最小特征尺寸的反复减小，这允许更多的组件整合至给定面积中。

技术实现思路

[0004]本公开提供一种集成电路结构。集成电路结构包括衬底、内连接堆叠结构、第一存储器阵列以及源极线。内连接堆叠结构位于衬底上方。第一存储器阵列位于内连接堆叠结构上方，且包含在一垂直方向上堆叠的多个第一存储器元件，每一第一存储器元件包含导电层。第一存储器阵列还包含第一存储器层以及通道层。第一存储器层连接第一存储器元件的导电层且自导电层中的一最高者向下延伸至导电层中的一最低者。通道层沿着第一存储器层的一侧壁延伸。源极线接触通道层的一顶端且横向延伸跨过第一存储器阵列。
[0005]在一些实施方式中，集成电路结构还包含第二存储器阵列。第二存储器阵列位于内连接堆叠结构上方，且包含在垂直方向上堆叠的多个第二存储器元件。源极线接触通道层且进一步横向延伸跨过第二存储器阵列。
[0006]在一些实施方式中，集成电路结构还包含介电材料。介电材料横向地位于第一存储器阵列与第二存储器阵列之间，且穿过导电层。r/>[0007]在一些实施方式中，集成电路结构还包含贯通导孔。贯通导孔向下延伸经过源极线以及第一存储器阵列至内连接堆叠结构中以在源极线与该衬底之间提供电性连接。
[0008]在一些实施方式中，内连接堆叠结构包含第一内连接结构以及第二内连接结构。第一内连接结构位于衬底上方，且包含第一接合层。第二内连接结构夹合于第一内连接结构与衬底之间，且包含接合至第一接合层的第二接合层。
[0009]本公开提供一种存储器元件的制造方法。制造方法包括在第一衬底的前侧表面上形成包含有于垂直方向上堆叠的多个存储器元件的存储器阵列；在存储器阵列上形成第一内连接结构；将第一内连接结构接合至位于第二衬底上的第二内连接结构；对第一衬底的后侧表面上进行平坦化工艺以暴露出存储器阵列中的通道层；在暴露之通道层上形成源极线。
[0010]在一些实施方式中，制造方法还包含形成贯通导孔。贯通导孔自存储器阵列远离第一衬底的一侧延伸经过第一内连接结构，且具有位于第二内连接结构中的一长端部。
[0011]在一些实施方式中，制造方法还包含在源极线上形成硅化物层。
[0012]在一些实施方式中，形成包含有于垂直方向上堆叠的多个存储器元件的存储器阵
列的步骤包含：于垂直方向上在第一衬底的前侧表面上形成多层堆叠结构，多层堆叠结构包含交替堆叠的多个绝缘层和多个牺牲层；蚀刻多层堆叠结构以形成暴露第一衬底的第一通孔；在第一通孔中形成存储层、通道层以及第一介电材料；蚀刻多层堆叠结构以形成第二通孔；通过第二通孔将牺牲层取代为个导电层。
[0013]在一些实施方式中，制造方法还包含使用第二介电材料填充第二通孔。
附图说明
[0014]本公开的内容在与随附图式一起研读时自以下详细描述内容可最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
[0015]图1A以及图1B根据本公开的一些实施方式的存储器元件方法的制造方法的流程图。
[0016]图2至图17B图绘示了根据本公开的一些实施方式的存储器元件于各个阶段的制造方法。
[0017]附图标记说明
[0018]100：存储器元件
[0019]101：半导体衬底
[0020]101s：表面
[0021]105：导电层
[0022]107：存储层
[0023]108：通道层
[0024]109：介电材料
[0025]110：多层堆叠结构
[0026]110a：穿孔
[0027]110b：穿孔
[0028]110s：表面
[0029]111
‑
115：牺牲层
[0030]121
‑
126：绝缘层
[0031]130：空气间隙
[0032]131：接合垫
[0033]132：覆盖层
[0034]133：通孔
[0035]135：导电层
[0036]137：存储单元
[0037]138：隔离层
[0038]139：导孔
[0039]140：内连接结构
[0040]141：金属化层
[0041]143：金属化导孔
[0042]145：金属间介电质结构
[0043]149：介电材料
[0044]200：集成电路结构
[0045]201：半导体衬底
[0046]240：内连接结构
[0047]241：金属化层
[0048]243：金属化导孔
[0049]245：金属间介电质结构
[0050]247：补式金属氧化物半导体元件
[0051]300：堆叠衬底结构
[0052]340：内连接结构
[0053]341：金属化层
[0054]343：导孔
[0055]345：贯通硅导孔
[0056]347：导孔
[0057]429：介电质间隙壁
[0058]434：金属插塞
[0059]535：硅化物层
[0060]M：方法
[0061]P1：蚀刻工艺
[0062]P2：平坦化工艺
[0063]P3：回蚀工艺
[0064]P4：蚀刻工艺
[0065]P5：平坦化工艺
[0066]S1：空间
[0067]S101
‑
S120：步骤
具体实施方式
[0068]以下公开内容提供用于实施所提供标的物的不同特征的许多不同实施方式、或实例。下文描述组件及配置的特定实例以简化本公开。当然，这些仅为实例且非意欲为限制性的。举例而言，在以下描述中第一特征于第二特征上方或上的形成可包括第一特征与第二特征直接接触地形成的实施方式，且亦可包括额外特征可形成于第一特征与第二特征之间使得第一特征与第二特征可不直接接触的实施方式。此外，本公开在各种实例中可重复参考数字及/或字母。此重复出于简单及清楚之目的，且本身且不指明所论述的各种实施方式及/或组态之间的关系。
[0069]此外，为了便于描述，在本公开中可使用空间相对术语，诸如“在
……
下面”、“在
……
之下”、“下部”、“在
……
之上”、“上部”及类似者，来描述诸图中图示的一个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，其特征在于，包括：一衬底；一内连接堆叠结构，位于该衬底上方；一第一存储器阵列，位于该内连接堆叠结构上方，且包含在一垂直方向上堆叠的多个第一存储器元件，每一这些第一存储器元件包含一导电层，该第一存储器阵列还包含：一第一存储器层，连接这些第一存储器元件的这些导电层且自这些导电层中的一最高者向下延伸至这些导电层中的一最低者；以及一通道层，沿着该第一存储器层的一侧壁延伸；以及一源极线，接触该通道层的一顶端且横向延伸跨过该第一存储器阵列。2.根据权利要求1所述的集成电路结构，其特征在于，还包含：一第二存储器阵列，位于该内连接堆叠结构上方，且包含在该垂直方向上堆叠的多个第二存储器元件，该源极线接触该通道层且进一步横向延伸跨过该第二存储器阵列。3.根据权利要求2所述的集成电路结构，其特征在于，还包含：一介电材料，横向地位于该第一存储器阵列与该第二存储器阵列之间，且穿过这些导电层。4.根据权利要求1所述的集成电路结构，其特征在于，还包含：一贯通导孔，向下延伸经过该源极线以及该第一存储器阵列至该内连接堆叠结构中以在该源极线与该衬底之间提供一电性连接。5.根据权利要求1所述的集成电路结构，其特征在于，该内连接堆叠结构包含：一第一内连接结构，位于该衬底上方，且包含一第一接合层；以及一第二内连接结构，夹合于该第一内连接结构与该衬底之间，且包含接合至该第一接合层的一...

【专利技术属性】
技术研发人员：赖二琨，李峯旻，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：