半导体存储器件制造技术

一种半导体存储器件包括：堆叠在衬底上的第一沟道图案和第二沟道图案；设置在第一和第二沟道图案之间并沿平行于衬底的顶表面的第一方向延伸的字线；设置在字线的顶表面与第一沟道图案之间以及在字线的底表面与第二沟道图案之间的数据存储图案；在垂直于衬底的顶表面的第二方向上延伸并连接到第一和第二沟道图案的第一端部的位线；以及在第二方向上延伸并连接到第一和第二沟道图案的第二端部的源极线。极线。极线。

【技术实现步骤摘要】
半导体存储器件


[0001]本公开的实施方式涉及半导体存储器件，尤其涉及具有提高的集成密度的半导体存储器件。

技术介绍

[0002]半导体器件的更高集成度有助于满足消费者对卓越性能和低廉价格的需求。在半导体器件的情况下，由于其集成度有助于决定产品价格，所以需要提高的集成度。在二维或平面半导体器件的情况下，由于它们的集成主要由单位存储单元占据的面积决定，所以集成受到精细图案形成技术水平影响。然而，增加图案精细度所需的极其昂贵的工艺设备对提高二维或平面半导体器件的集成设置了实际限制。因此，最近已经提出了包括三维排列的存储单元的三维半导体存储器件。

技术实现思路

[0003]专利技术构思的一实施方式提供了一种具有提高的集成密度的半导体存储器件。
[0004]根据专利技术构思的一实施方式，一种半导体存储器件包括：堆叠在衬底上的第一沟道图案和第二沟道图案；字线，设置在第一沟道图案和第二沟道图案之间，并在平行于衬底的顶表面的第一方向上延伸；数据存储图案，设置在字线的顶表面与第一沟道图案之间以及在字线的底表面与第二沟道图案之间；位线，在垂直于衬底的顶表面的第二方向上延伸，并连接到第一沟道图案和第二沟道图案的第一端部；以及源极线，在第二方向上延伸，并连接到第一沟道图案和第二沟道图案的第二端部。
[0005]根据专利技术构思的一实施方式，一种半导体存储器件包括：电极结构，沿平行于衬底的顶表面的第一方向延伸，并在与第一方向交叉的第二方向上彼此间隔开，其中每个电极结构包括垂直堆叠在衬底上的字线；层间绝缘图案，在第一方向上彼此间隔开，并设置在垂直相邻的字线之间的区域中；第一沟道图案，分别设置在层间绝缘图案与字线的顶表面之间；第二沟道图案，分别设置在层间绝缘图案与字线的底表面之间；数据存储图案，设置在第一沟道图案和第二沟道图案与字线之间；位线，设置在每个电极结构的第一侧，并在第一方向上彼此间隔开，其中每条位线连接到第一沟道图案和第二沟道图案的第一端部；以及源极线，设置在每个电极结构的第二侧，并在第一方向上彼此间隔开，其中每条源极线连接到第一沟道图案和第二沟道图案的第二端部。
[0006]根据专利技术构思的一实施方式，一种半导体存储器件包括：包括第一区域和第二区域的衬底；第一沟道图案和第二沟道图案，垂直地且交替地堆叠在衬底的第一区域上，其中第一沟道图案在平行于衬底的顶表面的第一方向上彼此间隔开，第二沟道图案在第一方向上彼此间隔开；字线，设置在相邻的第一沟道图案和第二沟道图案之间并沿第一方向延伸；数据存储图案，设置在字线与第一沟道图案的底表面之间以及在字线与第二沟道图案的顶表面之间；第一垂直绝缘柱，在第一方向上与第一沟道图案和第二沟道图案间隔开，并穿透每条字线；位线，在第一方向上彼此间隔开，并连接到第一沟道图案和第二沟道图案的第一
端部；源极线，在第一方向上彼此间隔开，并连接到第一沟道图案和第二沟道图案的第二端部；以及设置在字线的每一侧的第二垂直绝缘柱，其中第二垂直绝缘柱在第一方向上彼此间隔开并沿第二方向延伸。每条字线包括在第二区域中的焊盘部分，以及字线的焊盘部分被堆叠并在第二区域中形成阶梯结构。
附图说明
[0007]图1是根据专利技术构思的一实施方式的半导体存储器件的框图。
[0008]图2A、图2B和图2C是根据专利技术构思的一实施方式的半导体存储器件的透视图。
[0009]图3A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0010]图3B、图3C、图3D和图3E是根据专利技术构思的一实施方式的半导体存储器件的分别沿图3A的线A
‑
A
’
、B
‑
B
’
、C
‑
C
’
和D
‑
D
’
截取的截面图。
[0011]图4是图3C的部分“P1”的放大截面图。
[0012]图5A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0013]图5B、图5C、图5D和图5E是根据专利技术构思的一实施方式的半导体存储器件的分别沿图5A的线A
‑
A
’
、B
‑
B
’
、C
‑
C
’
和D
‑
D
’
截取的截面图。
[0014]图6是图5C的部分“P2”的放大截面图。
[0015]图7A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0016]图7B、图7C、图7D、图7E和图7F是根据专利技术构思的一实施方式的半导体存储器件的分别沿图7A的线A
‑
A
’
、B
‑
B
’
、C
‑
C
’
、D
‑
D
’
、E
‑
E
’
和F
‑
F
’
截取的截面图。
[0017]图8A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0018]图8B是根据专利技术构思的一实施方式的半导体存储器件的沿图8A的线A
‑
A
’
截取的截面图。
[0019]图9A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0020]图9B是根据专利技术构思的一实施方式的半导体存储器件的沿图9A的线A
‑
A
’
截取的截面图。
[0021]图10A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0022]图10B是根据专利技术构思的一实施方式的半导体存储器件的沿图10A的线B
‑
B
’
截取的截面图。
[0023]图11是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0024]图12A是根据专利技术构思的一实施方式的半导体存储器件的平面图。
[0025]图12B是根据专利技术构思的一实施方式的半导体存储器件的沿图12A的线A
‑
A
’
截取的截面图。
[0026]图13A至图27A是根据专利技术构思的一实施方式的制造半导体存储器件的方法的平面图。
[0027]图13B至图27B分别是沿图13A至图27A的线A
‑
A
’
线截取的截面图。
[0028]图13C至图27C分别是沿图13A至图27A的线B
‑
B
’
截取的截面图。
[0029]图13D至图24D分别是沿图13A至图27A的线C
‑
C
’
截取的截面图。
[0030]图13E至图24E分别是沿图13A至图27A的线D
‑
D
’
截取的截面图。
[0031]图13F是沿图13A的线F...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：堆叠在衬底上的第一沟道图案和第二沟道图案；字线，设置在所述第一沟道图案和所述第二沟道图案之间，并在平行于所述衬底的顶表面的第一方向上延伸；数据存储图案，设置在所述字线的顶表面与所述第一沟道图案之间以及在所述字线的底表面与所述第二沟道图案之间；位线，在垂直于所述衬底的所述顶表面的第二方向上延伸，并连接到所述第一沟道图案和所述第二沟道图案的第一端部；以及源极线，在所述第二方向上延伸，并连接到所述第一沟道图案和所述第二沟道图案的第二端部。2.根据权利要求1所述的半导体存储器件，其中，所述数据存储图案包括铁电材料。3.根据权利要求1所述的半导体存储器件，进一步包括：浮置栅图案，设置在所述数据存储图案与所述第一沟道图案的底表面之间以及在所述数据存储图案与所述第二沟道图案的顶表面之间；以及栅极绝缘层，设置在所述浮置栅图案与所述第一沟道图案的所述底表面之间以及在所述浮置栅图案与所述第二沟道图案的所述顶表面之间。4.根据权利要求1所述的半导体存储器件，其中，所述第一沟道图案和所述第二沟道图案中的每个在平行于所述衬底的所述顶表面并与所述第一方向交叉的第三方向上具有长轴，以及所述字线在所述第三方向上的宽度小于所述第一沟道图案和所述第二沟道图案在所述第三方向上的长度。5.根据权利要求1所述的半导体存储器件，其中，所述第一沟道图案和所述第二沟道图案包括多晶半导体材料、氧化物半导体材料和2D材料中的至少一种。6.根据权利要求1所述的半导体存储器件，进一步包括第一垂直绝缘柱，所述第一垂直绝缘柱在所述第一方向上与所述第一沟道图案和所述第二沟道图案间隔开并且沿所述第二方向延伸，其中，所述字线包围所述第一垂直绝缘柱。7.根据权利要求6所述的半导体存储器件，其中，所述第一垂直绝缘柱包括沿所述第二方向延伸的垂直部分和从所述垂直部分横向突出的水平部分，以及所述字线位于垂直相邻的水平部分之间，并包围所述垂直部分。8.根据权利要求1所述的半导体存储器件，进一步包括堆叠在所述衬底上的层间绝缘图案，其中第一层间绝缘图案覆盖所述第一沟道图案的顶表面，以及第二层间绝缘图案覆盖所述第二沟道图案的底表面。9.一种半导体存储器件，包括：电极结构，沿平行于衬底的顶表面的第一方向延伸，并在与所述第一方向交叉的第二方向上彼此间隔开，其中每个所述电极结构包括垂直堆叠在所述衬底上的字线；层间绝缘图案，在所述第一方向上彼此间隔开，并设置在垂直相邻的字线之间的区域中；
第一沟道图案，分别设置在所述层间绝缘图案与所述字线的顶表面之间；第二沟道图案，分别设置在所述层间绝缘图案与所述字线的底表面之间；数据存储图案，设置在所述第一沟道图案和所述第二沟道图案与所述字线之间；位线，设置在每个所述电极结构的第一侧，并在所述第一方向上彼此间隔开，其中每条位线连接到所述第一沟道图案和所述第二沟道图案的第一端部；以及源极线，设置在每个所述电极结构的第二侧，并在所述第一方向上彼此间隔开，其中每条源极线连接到所述第一沟道图案和所述第二沟道图案的第二端部。10.根据权利要求9所述的半导体存储器件，其中，所述数据存储图案沿所述第一方向延伸，并覆盖所述字线的所述顶表面和所述底表面。11....

【专利技术属性】
技术研发人员：李基硕，金根楠，金容锡，金炫哲，李炅奂，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：