接触孔的形成方法及半导体结构技术

本发明专利技术提供一种接触孔的形成方法及半导体结构，衬底上形成有至少两个栅极，栅极两侧的衬底内形成有源漏区，栅极的侧壁

【技术实现步骤摘要】
接触孔的形成方法及半导体结构


[0001]本专利技术涉及集成电路
，特别涉及一种接触孔的形成方法及半导体结构
。

技术介绍

[0002]半导体器件内的接触插塞包括位于栅极表面的栅极接触插塞，用于实现栅极与外部电路的连接，还包括位于源漏区表面的源漏接触插塞，用于实现源漏区与外部电路的连接，还包括用于电连接栅极和源漏区的共享接触插塞
(share contact)。
共享接触插塞位于共享接触孔内
。
[0003]栅极表面和源漏区表面的共享接触孔的深度不同，因此，在形成共享接触孔时，栅极以及栅极的侧壁需要刻蚀停止层保护栅极以及栅极的侧壁不被过多刻蚀
。
接触孔的刻蚀停止层（
contact etch stop layer
，
CESL
）是接触孔工艺（
CT loop
）的一道关键工艺，其主要作用为接触孔刻蚀（
CT ETCH
）的停止层（
stop layer
），消除多晶硅栅极（
poly
）和源漏区不同刻蚀高度带来的载荷（
loading
）
。
[0004]随着线宽的越来越小，多晶硅栅极的侧壁接触孔的刻蚀停止层经常带来负面影响
。
接触孔的刻蚀停止层沉积后，相邻多晶硅栅极之间过小的侧墙间隔使得
HARP
工艺形成的介质层填充时容易出现空洞（
void
），进而形成钨管道泄漏（/>W piping leakage
），造成接触插塞短路
。
以及接触孔光刻对准尺寸（
CT PHOTO overlay/CD
）出现偏移时，会造成共享接触孔刻蚀停止（
SCT etch stop
）在接触孔的刻蚀停止层的侧壁，造成接触孔断路（
CT open
），进而导致半导体器件失效（
DVC fail
）
。

技术实现思路

[0005]本专利技术的目的在于提供一种接触孔的形成方法及半导体结构，以解决接触插塞短路或者断路的问题
。
[0006]为解决上述技术问题，本专利技术提供一种接触孔的形成方法，包括：提供一衬底，所述衬底上形成有至少两个栅极，所述栅极两侧的衬底内形成有源漏区，所述栅极的侧壁
、
顶部和所述源漏区上形成有刻蚀停止层，相邻所述栅极之间具有第一开口；对所述刻蚀停止层执行离子注入工艺，以在所述刻蚀停止层内形成离子注入层；执行第一刻蚀工艺，回推所述栅极的侧壁的刻蚀停止层，以在相邻所述栅极之间形成第二开口，所述第二开口的宽度大于所述第一开口的宽度；形成介质层，所述介质层填充所述第二开口并覆盖所述离子注入层；执行第二刻蚀工艺，以在所述栅极和所述源漏区上形成共享接触孔
。
[0007]可选的，所述离子注入的离子为
N
型离子或者
P
型离子中的一种
。
[0008]可选的，含有
N
型离子的所述离子注入层的刻蚀速率小于含有
P
型离子的所述离子注入层的刻蚀速率
。
[0009]可选的，在第一刻蚀工艺中，所述离子注入层的刻蚀速率小于所述刻蚀停止层的
刻蚀速率，且所述离子注入层的损失厚度小于所述栅极的侧壁的刻蚀停止层的回推距离
。
[0010]可选的，在所述第一刻蚀工艺中，所述刻蚀停止层的刻蚀速率是所述离子注入层的刻蚀速率的
2.5
倍
~3
倍
。
[0011]可选的，所述栅极的顶部形成有栅极金属硅化物，所述栅极金属硅化物位于所述离子注入层下，所述源漏区上形成有源漏区金属硅化物，所述源漏区金属硅化物位于所述离子注入层和所述刻蚀停止层下
。
[0012]可选的，所述共享接触孔贯穿所述栅极和所述源漏区上的介质层和离子注入层，并暴露出所述栅极和所述源漏区上的金属硅化物以及所述栅极侧壁的刻蚀停止层
。
[0013]可选的，所述离子注入层的厚度小于或者等于所述栅极上的刻蚀停止层的厚度
。
[0014]可选的，所述刻蚀停止层的刻蚀速率是所述离子注入层的刻蚀速率的
2.5
倍
~3
倍
。
[0015]可选的，采用高深宽比工艺形成所述介质层
。
[0016]基于同一专利技术构思，本专利技术还提供一种半导体结构，采用上述任一项所述的接触孔的形成方法形成，包括：衬底，所述衬底上形成有至少两个栅极，所述栅极两侧的衬底内形成有源漏区，所述栅极的侧壁
、
顶部和所述源漏区上形成有刻蚀停止层，相邻所述栅极之间具有第一开口；离子注入层，所述离子注入层位于所述刻蚀停止层的顶部；第二开口，所述第二开口位于相邻所述栅极之间，通过回推所述栅极的侧壁的刻蚀停止层形成，所述第二开口的宽度大于所述第一开口的宽度；介质层，所述介质层填充所述第二开口并覆盖所述离子注入层；共享接触孔，所述共享接触孔位于所述栅极和所述源漏区上
。
[0017]在本专利技术提供的一种接触孔的形成方法及半导体结构中，通过对刻蚀停止层执行离子注入工艺，在刻蚀停止层内形成离子注入层，然后执行第一刻蚀工艺，回推栅极的侧壁的刻蚀停止层，以在相邻栅极之间形成第二开口，第二开口的宽度大于第一开口的宽度，离子注入层的刻蚀速率小于刻蚀停止层的刻蚀速率，增大第二开口宽度的同时，保证栅极上的离子注入层的厚度几乎不变
。
本专利技术意想不到的技术效果是：在形成介质层的时候，由于第二开口宽度增大避免了第二开口内产生空洞的问题，进而避免了后续共享接触插塞短路的问题，以及，在形成共享接触孔时，由于第二开口的宽度增大，增大了共享接触孔工艺的工艺窗口，降低了共享接触插塞断路的问题
。
附图说明
[0018]本领域的普通技术人员将会理解，提供的附图用于更好地理解本专利技术，而不对本专利技术的范围构成任何限定
。
其中：图1是本专利技术实施例的接触孔的形成方法流程图
。
[0019]图2是本专利技术实施例的形成刻蚀停止层后的半导体结构示意图
。
[0020]图3是本专利技术实施例的形成离子注入层后的半导体结构示意图
。
[0021]图4是本专利技术实施例的形成第二开口后的半导体结构示意图
。
[0022]图5是本专利技术实施例的形成介质层后的半导体结构示意图
。
[0023]图6是本专利技术实施例的形成共享接触孔后的半导体结构示意图
。
[0024]图7是本专利技术实施例的形成共享接触插塞后的半导体结构示意图
。
[0025]附图中：
[0026]10
‑
衬底；
10a
‑
源漏区；
10b
‑
...

【技术保护点】

【技术特征摘要】
1.
一种接触孔的形成方法，其特征在于，包括：提供一衬底，所述衬底上形成有至少两个栅极，所述栅极两侧的衬底内形成有源漏区，所述栅极的侧壁
、
顶部和所述源漏区上形成有刻蚀停止层，相邻所述栅极之间具有第一开口；对所述刻蚀停止层执行离子注入工艺，以在所述刻蚀停止层内形成离子注入层；执行第一刻蚀工艺，回推所述栅极的侧壁的刻蚀停止层，以在相邻所述栅极之间形成第二开口，所述第二开口的宽度大于所述第一开口的宽度；形成介质层，所述介质层填充所述第二开口并覆盖所述离子注入层；执行第二刻蚀工艺，以在所述栅极和所述源漏区上形成共享接触孔
。2.
根据权利要求1所述的接触孔的形成方法，其特征在于，所述离子注入的离子为
N
型离子或者
P
型离子中的一种
。3.
根据权利要求2所述的接触孔的形成方法，其特征在于，含有
N
型离子的所述离子注入层的刻蚀速率小于含有
P
型离子的所述离子注入层的刻蚀速率
。4.
根据权利要求1所述的接触孔的形成方法，其特征在于，在第一刻蚀工艺中，所述离子注入层的刻蚀速率小于所述刻蚀停止层的刻蚀速率，且所述离子注入层的损失厚度小于所述栅极的侧壁的刻蚀停止层的回推距离
。5.
根据权利要求4所述的接触孔的形成方法，其特征在于，在所述第一刻蚀工艺中，所述刻蚀停止层的刻蚀速率是所述离子注入层的刻蚀速率的
2.5
倍
~...

【专利技术属性】
技术研发人员：祝君龙，王建智，曹平，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：