半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，衬底包括沿第一方向排布的器件区和隔离区；在衬底上形成沿第二方向延伸的栅极结构，第二方向与第一方向垂直；在栅极结构上形成掩膜结构；对掩膜结构进行第一次图形化处理，形成第一开口，第一开口暴露出部分栅极结构的表面；沿第一开口去除部分栅极结构，在栅极结构内形成第一沟槽，第一沟槽沿第一方向贯穿栅极结构；在第一沟槽内形成第一隔离结构；对掩膜结构进行第二次图形化处理，形成第二开口，第二开口暴露出隔离区的栅极结构的表面；沿第二开口去除隔离区的栅极结构，形成第二沟槽；在第二沟槽内形成第二隔离结构

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法
。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度
、
更高的集成度的方向发展
。
集成电路的演进过程中，半导体器件尺寸的缩减同时增加了集成电路加工及制造的复杂性
。
[0003]栅极作为器件的一部分，其极大地影响了器件的性能
。
传统的虚拟栅极切割技术存在诸多问题，例如导致后续形成的金属栅极末端功函数金属覆盖不完整，栅极末端缺陷等，严重影响所形成的半导体器件的性能
。
[0004]因此，急需提供一种金属栅极切割工艺，以提高半导体结构的性能
。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法，在形成栅极结构之后对栅极结构进行切割，形成栅极切割结构，以提升半导体结构的性能
。
[0006]为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括沿第一方向排布的器件区和隔离区，所述隔离区位于相邻所述器件区之间；在所述器件区和所述隔离区上形成栅极结构，所述栅极结构沿第二方向延伸，所述第二方向与所述第一方向垂直；在所述栅极结构上形成掩膜结构；对所述掩膜结构进行第一次图形化处理，在所述掩膜结构内形成第一开口，所述第一开口暴露出部分所述栅极结构的表面；沿所述第一开口去除部分所述栅极结构，在所述栅极结构内形成第一沟槽，所述第一沟槽沿所述第一方向贯穿所述栅极结构；在所述第一沟槽内形成第一隔离结构，所述第一隔离结构还覆盖所述掩膜结构的顶部表面；对所述掩膜结构进行第二次图形化处理，在所述掩膜结构内形成第二开口，所述第二开口暴露出所述隔离区的所述栅极结构的表面；沿所述第二开口去除所述隔离区的所述栅极结构，形成第二沟槽；在所述第二沟槽内形成第二隔离结构
。
[0007]可选的，在所述栅极结构上形成第一掩膜结构之前，还包括：在所述栅极结构上形成化学机械研磨停止层
。
[0008]可选的，所述化学机械研磨停止层的材料包括氮化钛
、
钛或碳掺杂金属钨
。
[0009]可选的，形成所述第二隔离结构之后，对所述第二隔离结构
、
所述第一隔离结构以及所述掩膜结构进行平坦化处理，直至暴露出所述化学机械研磨停止层的顶部表面
。
[0010]可选的，对所述掩膜结构进行第一次图形化处理的方法包括：在所述掩膜结构上形成第一图形化层，所述第一图形化层内具有第一图形化开口，所述第一图形化开口定义所述第一沟槽的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述掩膜结构，在所述掩膜结构形成第一开口；去除所述第一图形化层
。
[0011]可选的，对所述掩膜结构进行第二次图形化处理的方法包括：在所述第一隔离结
构上形成第二图形化层，所述第二图形化层内具有第二图形化开口，所述第二图形化开口定义所述第二沟槽的位置和尺寸；以所述第二图形化层为掩膜，刻蚀第一隔离结构和所述掩膜结构，在所述第一隔离结构和所述掩膜结构形成第二开口；去除所述第二图形化层
。
[0012]可选的，所述掩膜结构为单层结构或多层结构
。
[0013]可选的，所述掩膜结构为多层结构时，所述掩膜结构包括位于所述栅极结构上的刻蚀阻挡层
、
以及位于所述刻蚀阻挡层表面的硬掩膜层
。
[0014]可选的，所述刻蚀阻挡层的材料包括氧化硅或多晶硅的其中一种或两种；所述硬掩膜层的材料包括氮化硅或多晶硅的其中一种或两种
。
[0015]可选的，所述刻蚀阻挡层和所述硬掩膜层的形成工艺包括炉管法
、
化学气相沉积工艺
、
物理气相沉积工艺或原子层沉积工艺
。
[0016]可选的，所述第一隔离结构的材料包括氮化硅或氧化硅的其中一种或两种；所述第一隔离结构的沉积工艺包括原子层沉积工艺
。
[0017]可选的，所述第二隔离结构的材料包括氮化硅或氧化硅的其中一种或两种；所述第二隔离结构的形成工艺包括原子层沉积工艺
。
[0018]可选的，还包括：在所述衬底上形成介质层，所述介质层覆盖所述栅极结构的侧壁且暴露出所述栅极结构的顶部表面
。
[0019]可选的，形成所述栅极结构和所述介质层的方法包括：在所述衬底上形成伪栅结构；在所述衬底上形成初始介质层，所述初始介质层覆盖所述伪栅结构；平坦化所述初始介质层，直至暴露出所述伪栅结构的顶部表面，形成所述介质层；去除所述伪栅结构，在所述介质层内形成栅极开口；在所述栅极开口内形成栅极结构
。
[0020]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0021]本技术方案提供的形成方法，在形成栅极结构之后再对栅极结构进行切割，通过对掩膜结构进行第一次图形化，形成定义第一沟槽位置和大小的第一开口，沿第一开口刻蚀栅极结构形成第一沟槽，在第一沟槽内形成第一隔离结构，即栅极切割结构；通过对掩膜结构进行第二次图形化，形成定义第二沟槽位置和大小的第二开口，沿第二开口刻蚀栅极结构形成第二沟槽，在第二沟槽内形成第二隔离结构，即单扩散隔离结构
。
一方面，采用一次掩膜工艺形成第一隔离结构和第二隔离结构，形成第二隔离结构后，再进行平坦化处理，有利于简化工艺步骤，优化工艺流程；另一方面，形成栅极切口之前形成金属栅极结构，有利于改善栅极结构材料的沉积，从而有利于提高所形成的半导体结构的性能
。
附图说明
[0022]图1至图
20
是本专利技术一实施例中半导体结构的形成方法各步骤对应的结构示意图
。
具体实施方式
[0023]由
技术介绍
可知，目前通常采用虚拟栅极切割工艺形成栅极切割结构，在形成虚拟栅极之后，先对虚拟栅极进行切割，在虚拟栅极内形成沟槽，所述沟槽沿垂直于虚拟栅极延伸方向贯穿所述虚拟栅极；在沟槽中形成隔离结构，从而形成虚拟栅极切割结构；然后将虚拟栅极去除，形成栅极开口；最后在栅极开口中形成栅极结构
。
[0024]在形成栅极结构之后，通常还需要形成单扩散隔离结构，在工艺过程中，一方面，需要进行多次化学机械研磨，工艺流程复杂，步骤多，并且形成单扩散隔离结构之后进行化学机械研磨，单扩散隔离结构区域和其他区域之间负载不同容易对后续工艺造成不利影响；另一方面，去除虚拟栅极的过程中容易有虚拟栅极残留，影响所形成的半导体结构的性能
。
[0025]为了解决上述问题，本专利技术实施例提供了一种半导体结构的形成方法，先形成栅极结构，然后在栅极结构上形成掩膜结构，对掩膜结构进行第一次图形化处理，在掩膜结构内形成第一开口，沿第一开口刻蚀去除部分栅极结构，在栅极结构内形成第一沟槽，所述第一沟槽沿第一方向贯穿所述栅极结构，然后在第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括沿第一方向排布的器件区和隔离区，所述隔离区位于相邻所述器件区之间；在所述器件区和所述隔离区上形成栅极结构，所述栅极结构沿第二方向延伸，所述第二方向与所述第一方向垂直；在所述栅极结构上形成掩膜结构；对所述掩膜结构进行第一次图形化处理，在所述掩膜结构内形成第一开口，所述第一开口暴露出部分所述栅极结构的表面；沿所述第一开口去除部分所述栅极结构，在所述栅极结构内形成第一沟槽，所述第一沟槽沿所述第一方向贯穿所述栅极结构；在所述第一沟槽内形成第一隔离结构，所述第一隔离结构还覆盖所述掩膜结构的顶部表面；对所述掩膜结构进行第二次图形化处理，在所述掩膜结构内形成第二开口，所述第二开口暴露出所述隔离区的所述栅极结构的表面；沿所述第二开口去除所述隔离区的所述栅极结构，形成第二沟槽；在所述第二沟槽内形成第二隔离结构
。2.
如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构上形成第一掩膜结构之前，还包括：在所述栅极结构上形成化学机械研磨停止层
。3.
如权利要求2所述的半导体结构的形成方法，其特征在于，所述化学机械研磨停止层的材料包括氮化钛
、
钛或碳掺杂金属钨
。4.
如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二隔离结构之后，对所述第二隔离结构
、
所述第一隔离结构以及所述掩膜结构进行平坦化处理，直至暴露出所述化学机械研磨停止层的顶部表面
。5.
如权利要求1所述的半导体结构的形成方法，其特征在于，对所述掩膜结构进行第一次图形化处理的方法包括：在所述掩膜结构上形成第一图形化层，所述第一图形化层内具有第一图形化开口，所述第一图形化开口定义所述第一沟槽的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述掩膜结构，在所述掩膜结构形成第一开口；去除所述第一图形化层
。6.
如权利要求1所述的半导体结构的形成方法，其特征在于，对所述掩膜结构进行第二次图形化处理的方法包括：在所述第一隔离结构上形成第二图形化层，所述第二图形化层内具有第二图形化开口，所述第二图...

【专利技术属性】
技术研发人员：王洪岩，汤汉杰，章毅，康文策，
申请(专利权)人：中芯国际集成电路制造，
类型：发明
国别省市：