形成隔离槽的方法技术

本申请提供了一种形成隔离槽的方法

【技术实现步骤摘要】
形成隔离槽的方法、半导体器件的制备方法及工艺设备


[0001]本申请涉及半导体
，尤其涉及一种形成隔离槽的方法
、
半导体器件的制备方法及工艺设备
。

技术介绍

[0002]随着半导体技术的发展，集成电路向更小尺寸
、
更高集成度发展
。
场效应晶体管
(Field Effect Transistor
，简称
FET)
的栅极尺寸不断缩小，场效应晶体管逐渐由平面场效应晶体管
(Planar Field Effect Transistor
，简称
Planar FET)
向更高功效的鳍式场效应晶体管
(Fin Field Effect Transistor
，简称
Fin FET)
的方向发展
。
[0003]目前，栅极多采用后栅极工艺制备，其通常先在衬底上形成伪栅
(dummy gate)
，再向衬底进行离子注入形成掺杂区域，然后高温退火去除伪栅极，最后在去除伪栅极的区域依次沉积栅介质层和填充栅极材料，形成栅极
。
在后栅极工艺中，伪栅极通常会按照实际栅极的位置和尺寸设计，但是，随着场效应晶体管尺寸的不断缩小，对于设计尺寸较小且深宽比较大的位置，去除伪栅极时容易产生尺寸偏差和介质损伤，使得后续金属填充时容易产生空洞，导致器件的可靠性下降
。
[0004]为解决上述问题，在一种工艺线路中，通过先在基底上形成栅极结构以及暴露栅极结构顶壁的介质层，再分别刻蚀介质层和栅极结构来形成隔离槽，从而利用隔离槽将栅极结构分割成多个栅极，可省去伪栅极的形成步骤和去除步骤，并满足小尺寸和高深宽比的要求
。
但是，当器件的特征尺寸再进一步缩小时，例如特征尺寸从
14nm
缩小至
10nm
，则这种工艺线路无法满足器件的设计需求，不利于提升集成电路的集成度
。

技术实现思路

[0005]本申请提供一种形成隔离槽的方法
、
半导体器件的制备方法及工艺设备，以解决相关技术存在的当器件的特征尺寸再进一步缩小时，无法满足器件的设计需求，不利于提升集成电路的集成度问题
。
[0006]本申请第一方面提供了一种形成隔离槽的方法，包括：
[0007]提供待刻蚀对象，待刻蚀对象包括基底以及位于基底一侧表面上的栅极结构
、
和隔离介质层，栅极结构沿第一方向延伸且与隔离介质层同层设置；
[0008]交替循环刻蚀隔离介质层和栅极结构，形成第一隔离槽，第一隔离槽沿第二方向贯穿栅极结构，第一方向与第二方向相互垂直；其中，每轮循环中，先刻蚀预定深度的隔离介质层以暴露出部分栅极结构，再刻蚀暴露出的栅极结构，使栅极结构与隔离介质层的顶面大致齐平
。
[0009]在一种实施方式中，待刻蚀对象包括位于基底与栅极结构之间的层间介质层，第一隔离槽暴露层间介质层的顶壁，在形成第一隔离槽之后，该方法还包括：
[0010]刻蚀层间介质层被第一隔离槽暴露的部分，形成第二隔离槽，第一隔离槽与第二隔离槽相互连通构成目标隔离槽
。
[0011]在一种实施方式中，交替循环刻蚀隔离介质层和栅极结构，包括：依次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤，直至切断栅极结构
。
[0012]在一种实施方式中，隔离介质层背离基底的一侧设置有掩膜层，该方法还包括：每次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤之前，执行牺牲层沉积步骤，以在掩膜层背离基底的一侧沉积牺牲层，牺牲层在执行隔离介质层刻蚀步骤和栅极结构刻蚀步骤的过程中被消耗
。
[0013]在一种实施方式中，隔离介质层背离基底的一侧设置有掩膜层，掩膜层具有掩膜开口，掩膜开口在基底上的正投影与栅极结构在基底上的正投影相互垂直且部分交叠；
[0014]刻蚀层间介质层包括：依次循环执行牺牲层沉积步骤和层间介质层刻蚀步骤，直至层间介质层刻蚀到目标深度；牺牲层沉积步骤用于在掩膜层背离基底的一侧沉积牺牲层，牺牲层在执行层间介质层刻蚀步骤的过程中被消耗
。
[0015]在一种实施方式中，牺牲层沉积步骤与交替循环刻蚀隔离介质层和栅极结构的步骤在同一工艺腔室中执行
。
[0016]在一种实施方式中，牺牲层沉积步骤的工艺条件包括：工艺气体包括含硅气体，工艺气体还包括含氧气体和含氮气体中的至少一个
。
[0017]在一种实施方式中，牺牲层沉积步骤的工艺条件还包括：上电极功率范围为
100W
～
400W
，工艺腔室内部的压强范围为
5mTorr
～
30mTorr。
[0018]在一种实施方式中，隔离介质层刻蚀步骤的工艺条件包括工艺气体包括含氟气体；和
/
或，栅极结构刻蚀步骤的工艺条件包括工艺气体包括含氯气体
。
[0019]在一种实施方式中，含氟气体包括四氟甲烷和全氟丁二烯；和
/
或，含氯气体包括三氯化硼气体和氯气
。
[0020]在一种实施方式中，待刻蚀对象包括位于基底与栅极结构之间的多个分立的鳍部，多个鳍部均沿第二方向延伸，栅极结构横跨于多个鳍部且覆盖各鳍部的部分顶壁和部分侧壁；形成第一隔离槽包括：在相邻鳍部之间形成第一隔离槽
。
[0021]本申请第二方面提供了一种半导体器件的制备方法，包括：形成多个半导体器件，多个半导体器件的栅极结构相互连接；
[0022]采用上述任一种实施方式的形成隔离槽的方法，切断相邻半导体器件的栅极结构，使栅极结构形成多个栅极
。
[0023]本申请第三方面提供了一种半导体工艺设备，包括：工艺腔室
、
进气组件
、
抽气组件
、
上电极组件
、
下电极组件和控制器，该控制器包括至少一个处理器和至少一个存储器，存储器中存储有计算机程序，计算机程序被处理器执行时实现如上述第一方面的任一种实施方式的方法
。
[0024]上述技术方案中的优点或有益效果至少包括：通过交替循环刻蚀隔离介质层和栅极结构，可实现隔离介质层和栅极结构的同步刻蚀，形成宽度更窄且深度更深的第一隔离槽，而且，这种刻蚀方式能够精准控制第一隔离沟槽的刻蚀深度和侧壁形貌
。
这样在半导体器件的特征尺寸进一步缩小的情况下，能够满足半导体器件针对隔离槽的高深宽比设计需求和刻蚀形貌需求，从而有利于提升集成电路的集成度
。
附图说明
[0025]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理
。
此外，这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种形成隔离槽的方法，其特征在于，包括：提供待刻蚀对象，所述待刻蚀对象包括基底以及位于所述基底一侧表面上的栅极结构和隔离介质层，所述栅极结构沿第一方向延伸且与所述隔离介质层同层设置；交替循环刻蚀所述隔离介质层和所述栅极结构，形成第一隔离槽，所述第一隔离槽沿第二方向贯穿所述栅极结构，所述第一方向与所述第二方向相互垂直；其中，每轮循环中，先刻蚀预定深度的所述隔离介质层以暴露出部分所述栅极结构，再刻蚀暴露出的所述栅极结构，使所述栅极结构与所述隔离介质层的顶面大致齐平
。2.
根据权利要求1所述的方法，其特征在于，所述待刻蚀对象还包括位于所述基底与所述栅极结构之间的层间介质层，所述第一隔离槽暴露所述层间介质层的顶壁；在形成所述第一隔离槽之后，所述方法还包括：刻蚀所述层间介质层被所述第一隔离槽暴露的部分，形成第二隔离槽，所述第一隔离槽与所述第二隔离槽相互连通构成目标隔离槽
。3.
根据权利要求1所述的方法，其特征在于，所述交替循环刻蚀所述隔离介质层和所述栅极结构，包括：依次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤，直至切断所述栅极结构
。4.
根据权利要求3所述的方法，其特征在于，所述隔离介质层背离所述基底的一侧设置有掩膜层，所述方法还包括：每次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤之前，执行牺牲层沉积步骤，以在所述掩膜层背离所述基底的一侧形成牺牲层；所述牺牲层在执行所述隔离介质层刻蚀步骤和所述栅极结构刻蚀步骤的过程中被消耗
。5.
根据权利要求2所述的方法，其特征在于，所述隔离介质层背离所述基底的一侧设置有掩膜层，所述掩膜层具有掩膜开口，所述掩膜开口在所述基底上的正投影与所述栅极结构在所述基底上的正投影相互垂直且部分交叠；所述刻蚀所述层间介质层包括：依次循环执行牺牲层沉积步骤和层间介质层刻蚀步骤，直至所述层间介质层刻蚀到目标深度；所述牺牲层沉积步骤用于在所述掩膜层背离所述基底的一侧沉积牺牲层，所述牺牲层在执行所述层间介质层刻蚀步骤的过程中被消耗
。6.
根据权利要求4或5所述的方法，其特征在于，所述牺牲层沉积步骤与所述交替循环刻蚀所述隔...

【专利技术属性】
技术研发人员：蒋兴宇，高铭达，朱瑞苹，
申请(专利权)人：北京北方华创微电子装备有限公司，
类型：发明
国别省市：