【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]于2022年06月22日提交的日本专利申请号2022
‑
100574的公开内容(包括说明书、附图和摘要)通过引用以其整体并入本文。
[0003]本专利技术涉及一种半导体器件及其制造方法，并且更具体地，涉及一种包括沟槽中的栅极电极和场板电极的半导体器件。
技术介绍
[0004]在诸如功率MOSFET(金属氧化物半导体场效应晶体管)的半导体器件中，应用了栅极电极被嵌入在沟槽中的沟槽栅极结构。一种类型的沟槽栅极结构是分栅结构，其中场板电极形成在沟槽的下部，并且栅极电极形成在沟槽的上部。场板电极电连接到源极电极。因此，通过在关断时从场板电极加宽耗尽层，可以改进半导体器件的击穿电压。
[0005]例如，日本未审查专利申请公开JP
‑
A
‑
2018
‑
82202公开了一种应用双栅极结构的半导体器件。在JP
‑
A
‑
2018
‑
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：第一导电类型的半导体衬底，具有上表面和下表面；沟槽，形成在所述半导体衬底中，以从所述半导体衬底的所述上表面到达预先确定的深度，并且在平面图中向第一方向延伸；场板电极，形成在所述沟槽内部的下部处；栅极电极，形成在所述沟槽内部的上部中，并且与所述沟槽内部的所述场板电极电隔离；层间绝缘膜，形成在所述半导体衬底的所述上表面上；源极电极，形成在所述层间绝缘膜上以覆盖所述沟槽；栅极布线，形成在所述层间绝缘膜上，以在平面图中围绕所述源极电极；以及第一孔、第二孔和第三孔，各自形成在所述层间绝缘膜中，其中所述栅极电极包括第一端部和第二端部，在平面图中，所述第二端部在所述第一方向上位于所述第一端部的相对侧上，其中所述场板电极还包括在所述沟槽内部的所述上部处的接触部，在平面图中，所述接触部位于所述栅极电极的所述第一端部和所述第二端部之间，其中所述第一孔被形成为在平面图中与所述栅极电极的所述第一端部重叠，其中所述第二孔被形成为在平面图中与所述栅极电极的所述第二端部重叠，其中所述第三孔被形成为在平面图中与所述场板电极的所述接触部重叠，其中所述栅极布线被嵌入在所述第一孔和所述第二孔中，并且电连接到所述栅极电极，其中所述源极电极被嵌入在所述第三孔中，并且电连接到所述场板电极，并且其中所述栅极电极还包括连接部，所述连接部将其中形成有所述场板电极的所述接触部的所述沟槽中的所述第一端部和所述第二端部电连接。2.根据权利要求1所述的半导体器件，其中所述场板电极的所述接触部和所述栅极电极的所述连接部别在所述第一方向上延伸，并且其中在平面图中，在与所述第一方向相交的第二方向上，所述栅极电极的所述连接部经由绝缘膜形成在所述场板电极的所述接触部的侧表面上。3.根据权利要求1所述的半导体器件，其中所述栅极电极和所述连接部由整体的多晶硅膜形成。4.根据权利要求1所述的半导体器件，还包括：主体区域，以比所述沟槽浅的方式形成在所述半导体衬底的所述上表面上，并且具有与所述第一导电类型相反的第二导电类型；所述第一导电类型的源极区域，形成在所述主体区域中；漏极电极，形成在所述半导体衬底的所述下表面上；以及第四孔，形成在所述层间绝缘膜、所述源极区域和所述主体区域中，其中所述源极电极被嵌入在所述第四孔中，并且电连接到所述源极区域和所述主体区域。5.根据权利要求1所述的半导体器件，
其中所述栅极布线与所述第一端部和所述第二端部中的至少一者直接接触。6.一种制造半导体器件的方法，包括以下步骤：(a)制备具有上表面和下表面的第一导电类型的半导体衬底；(b)在步骤(a)之后，在所述半导体衬底中形成沟槽，以从所述半导体衬底的所述上表面到达预先确定的深度并且在平面图中在第一方向上延伸；(c)在步骤(b)之后，在所述沟槽内部形成第一绝缘膜；(d)在步骤(c)之后，形成场板电极以经由所述第一绝缘膜填充所述沟槽的所述内部；(e)在步骤(d)之后，使所述场板电极选择性地后退，使得所述场板电极的部分保留为连接部；(f)在步骤(e)之后，使所述第一绝缘膜后退，使得在所述沟槽的深度方向上，所述第一绝缘膜的上表面的位置低于所述场板电极的上表面的位置；(g)在步骤(f)之后，...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。