半导体器件及其制造方法技术

本公开涉及一种半导体器件及其制造方法，其中公开了一种分栅结构的改进功率MOSFET，分栅结构包括在沟槽中的栅极电极和场板电极。改进功率MOSFET包括形成在沟槽TR的下部处的场板电极FP，并且包括形成在沟槽TR的上部处的栅极电极GE。场板电极FP还包括形成在沟槽TR的上部处以提供源极电位的接触部FPa。栅极电极GE还包括在沟槽TR中的接触部FPa两侧处的连接部GEa。连接部GEa将栅极电极GE在区域2A侧处的一个部分与栅极电极GE在区域2A

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]于2022年06月22日提交的日本专利申请号2022
‑
100574的公开内容(包括说明书、附图和摘要)通过引用以其整体并入本文。


[0003]本专利技术涉及一种半导体器件及其制造方法，并且更具体地，涉及一种包括沟槽中的栅极电极和场板电极的半导体器件。

技术介绍

[0004]在诸如功率MOSFET(金属氧化物半导体场效应晶体管)的半导体器件中，应用了栅极电极被嵌入在沟槽中的沟槽栅极结构。一种类型的沟槽栅极结构是分栅结构，其中场板电极形成在沟槽的下部，并且栅极电极形成在沟槽的上部。场板电极电连接到源极电极。因此，通过在关断时从场板电极加宽耗尽层，可以改进半导体器件的击穿电压。
[0005]例如，日本未审查专利申请公开JP
‑
A
‑
2018
‑
82202公开了一种应用双栅极结构的半导体器件。在JP
‑
A
‑
2018
‑
82202中，源极布线被布置在半导体器件的中心部分中，栅极布线被布置在源极布线的外围中，并且场板电极的布线(控制电极布线)被布置在栅极布线的外围中。控制电极布线与源极布线和栅极布线在物理上和电气上分离。因此，通过连接用于向控制电极布线提供期望电位的诸如接线键合的外部连接构件，不仅可以向控制电极布线提供源极电位而且可以提供期望电位。

技术实现思路

[0006]在控制电极被用作固定到源极电位的场板电极的情况下，在JP
‑
A
‑
2018
‑
82202中，由于用于场板电极的布线独立于用于源极的布线，所以需要将单独的外部连接构件连接到这些布线。因此，半导体器件的布局变得低效，并且增加了用于连接外部连接构件的制造过程和制造成本。
[0007]鉴于此，在源极电极下方制造到场板电极的连接是高效的。然而，在该情况下，由于需要将场板电极暴露到半导体衬底的上表面，所以在沟槽的整个内部提供在其中形成有场板电极的区域。然后，栅极电极被该区域划分。因此，在半导体器件的外围区域中，需要将栅极布线与划分的栅极电极分别连接。
[0008]这里，栅极电极和栅极布线通过形成在层间绝缘膜中的孔而连接，但是存在以下可能性：由于例如在形成孔时蚀刻量不足的情况下，孔没有完全到达栅极电极。即使到划分的栅极电极中的一个栅极电极的孔被正常形成，如果到划分的栅极电极中的另一个栅极电极的孔未被打开，则使用另一个栅极电极的MOSFET将不起作用。
[0009]本专利技术的主要目的是提供一种技术，该技术能够使使用栅极电极的MOSFET正常起作用，即使是在到划分的栅极电极中的另一个栅极电极的孔未被打开的情况下，由此来改进半导体器件的可靠性。
[0010]从本说明书的描述和附图，其它目的和新颖特征将变得明显。
[0011]下面对本申请中公开的实施例中的典型实施例进行简要描述。
[0012]根据一个实施例的半导体器件包括：
[0013]第一导电类型的半导体衬底，具有上表面和下表面；
[0014]沟槽，形成在半导体衬底中，以从半导体衬底的上表面到达预先确定的深度，并且在平面图中向第一方向延伸；
[0015]场板电极，形成在沟槽内部的下部处；
[0016]栅极电极，形成在沟槽内部的上部中，并且与沟槽内部的场板电极电隔离；
[0017]层间绝缘膜，形成在半导体衬底的上表面上；
[0018]源极电极，形成在层间绝缘膜上以覆盖沟槽；
[0019]栅极布线，形成在层间绝缘膜上，以在平面图中围绕源极电极；以及
[0020]第一孔、第二孔和第三孔，各自形成在层间绝缘膜中，
[0021]其中栅极电极包括第一端部和第二端部，在平面图中，第二端部在第一方向上位于第一端部的相对侧上，
[0022]其中场板电极还包括在沟槽内部的上部处的接触部，在平面图中，接触部位于栅极电极的第一端部和第二端部之间，
[0023]其中第一孔被形成为在平面图中与栅极电极的第一端部重叠，
[0024]其中第二孔被形成为在平面图中与栅极电极的第二端部重叠，
[0025]其中第三孔被形成为在平面图中与场板电极的接触部重叠，
[0026]其中栅极布线被嵌入在第一孔和第二孔中，并且电连接到栅极电极，
[0027]其中源极电极被嵌入在第三孔中，并且电连接到场板电极，并且
[0028]其中栅极电极还包括将沟槽中的第一端部和第二端部电连接的连接部，场板电极的接触部形成在该沟槽中。
[0029]根据本专利技术的一个实施例的制造半导体器件的方法包括以下步骤：
[0030](a)制备具有上表面和下表面的第一导电类型的半导体衬底；
[0031](b)在步骤(a)之后，在半导体衬底中形成沟槽，以从半导体衬底的上表面到达预先确定的深度并且在平面图中在第一方向上延伸；
[0032](c)在步骤(b)之后，在沟槽内部形成第一绝缘膜；
[0033](d)在步骤(c)之后，形成场板电极以经由第一绝缘膜填充沟槽的内部；
[0034](e)在步骤(d)之后，使场板电极选择性地后退，使得场板电极的部分保留为连接部；
[0035](f)在步骤(e)之后，使第一绝缘膜后退，使得在沟槽的深度方向上，第一绝缘膜的上表面的位置低于场板电极的上表面的位置；
[0036](g)在步骤(f)之后，在沟槽内部的半导体衬底上形成栅极绝缘膜，在场板电极的从第一绝缘膜暴露的上表面和侧表面上形成第二绝缘膜；
[0037](h)在步骤(g)之后，在步骤(e)中后退的场板电极上形成栅极电极，以填充沟槽的内部；
[0038](i)在步骤(h)之后，在半导体衬底的上表面上形成层间绝缘膜以覆盖沟槽；
[0039](j)在步骤(i)之后，在层间绝缘膜中形成第一孔、第二孔和第三孔；以及
[0040](k)在步骤(j)之后，在层间绝缘膜上分别形成源极电极和栅极布线，栅极布线在平面图中围绕源极电极，
[0041]其中栅极电极包括第一端部和第二端部，在平面图中，第二端部在第一方向上位于第一端部的相对侧上，
[0042]其中场板电极还包括在沟槽内部的上部处的接触部，在平面图中，接触部位于栅极电极的第一端部和第二端部之间，
[0043]其中第一孔被形成为在平面图中与栅极电极的第一端部重叠，
[0044]其中第二孔被形成为在平面图中与栅极电极的第二端部重叠，
[0045]其中第三孔被形成为在平面图中与场板电极的接触部重叠，
[0046]其中栅极布线被嵌入在第一孔和第二孔中，并且电连接到栅极电极，
[0047]其中源极电极被嵌入在第三孔中，并且电连接到场板电极，并且
[0048]其中在步骤(h)中形成栅极电极的连接部，使得连接部在场板电极的接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一导电类型的半导体衬底，具有上表面和下表面；沟槽，形成在所述半导体衬底中，以从所述半导体衬底的所述上表面到达预先确定的深度，并且在平面图中向第一方向延伸；场板电极，形成在所述沟槽内部的下部处；栅极电极，形成在所述沟槽内部的上部中，并且与所述沟槽内部的所述场板电极电隔离；层间绝缘膜，形成在所述半导体衬底的所述上表面上；源极电极，形成在所述层间绝缘膜上以覆盖所述沟槽；栅极布线，形成在所述层间绝缘膜上，以在平面图中围绕所述源极电极；以及第一孔、第二孔和第三孔，各自形成在所述层间绝缘膜中，其中所述栅极电极包括第一端部和第二端部，在平面图中，所述第二端部在所述第一方向上位于所述第一端部的相对侧上，其中所述场板电极还包括在所述沟槽内部的所述上部处的接触部，在平面图中，所述接触部位于所述栅极电极的所述第一端部和所述第二端部之间，其中所述第一孔被形成为在平面图中与所述栅极电极的所述第一端部重叠，其中所述第二孔被形成为在平面图中与所述栅极电极的所述第二端部重叠，其中所述第三孔被形成为在平面图中与所述场板电极的所述接触部重叠，其中所述栅极布线被嵌入在所述第一孔和所述第二孔中，并且电连接到所述栅极电极，其中所述源极电极被嵌入在所述第三孔中，并且电连接到所述场板电极，并且其中所述栅极电极还包括连接部，所述连接部将其中形成有所述场板电极的所述接触部的所述沟槽中的所述第一端部和所述第二端部电连接。2.根据权利要求1所述的半导体器件，其中所述场板电极的所述接触部和所述栅极电极的所述连接部别在所述第一方向上延伸，并且其中在平面图中，在与所述第一方向相交的第二方向上，所述栅极电极的所述连接部经由绝缘膜形成在所述场板电极的所述接触部的侧表面上。3.根据权利要求1所述的半导体器件，其中所述栅极电极和所述连接部由整体的多晶硅膜形成。4.根据权利要求1所述的半导体器件，还包括：主体区域，以比所述沟槽浅的方式形成在所述半导体衬底的所述上表面上，并且具有与所述第一导电类型相反的第二导电类型；所述第一导电类型的源极区域，形成在所述主体区域中；漏极电极，形成在所述半导体衬底的所述下表面上；以及第四孔，形成在所述层间绝缘膜、所述源极区域和所述主体区域中，其中所述源极电极被嵌入在所述第四孔中，并且电连接到所述源极区域和所述主体区域。5.根据权利要求1所述的半导体器件，
其中所述栅极布线与所述第一端部和所述第二端部中的至少一者直接接触。6.一种制造半导体器件的方法，包括以下步骤：(a)制备具有上表面和下表面的第一导电类型的半导体衬底；(b)在步骤(a)之后，在所述半导体衬底中形成沟槽，以从所述半导体衬底的所述上表面到达预先确定的深度并且在平面图中在第一方向上延伸；(c)在步骤(b)之后，在所述沟槽内部形成第一绝缘膜；(d)在步骤(c)之后，形成场板电极以经由所述第一绝缘膜填充所述沟槽的所述内部；(e)在步骤(d)之后，使所述场板电极选择性地后退，使得所述场板电极的部分保留为连接部；(f)在步骤(e)之后，使所述第一绝缘膜后退，使得在所述沟槽的深度方向上，所述第一绝缘膜的上表面的位置低于所述场板电极的上表面的位置；(g)在步骤(f)之后，...

【专利技术属性】
技术研发人员：安孙子雄哉，丸山隆弘，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：