一种深阱复合型制造技术

本发明专利技术公开了一种深阱复合型

【技术实现步骤摘要】
一种深阱复合型MOSFET器件及其制备方法


[0001]本专利技术涉及半导体
，具体涉及一种深阱复合型
MOSFET
器件及其制备方法
。

技术介绍

[0002]结终端技术与器件结构紧密相关，不同的器件结构需要采用不同的结终端技术来保障其击穿电压以及可靠性
。
而场限环技术作为现代功率半导体器件
(
如
DMOS)
终端结构所常用的一种技术，可通过减小
pn
结曲面弯曲造成的电场集中，提高器件的击穿电压
。
[0003]目前常用的场限环技术是通过在功率半导体器件的终端区域引入一个或多个与硅衬底掺杂类型相反但杂质浓度远高于衬底的环形区域
(
通常称之为场限环
)
，使器件在承受反向偏压时耗尽层扩展至这些环形区域发生穿通，从而延展器件终端区域的耗尽层，这样减小终端区域的电场集中，进而获得更高的击穿电压
。
采用场限环技术，虽然工艺简单，可以达到较高的击穿电压，但它对界面电荷非常敏感
。
因此，设计场限环时，通过优化表面电场和体内电场，使击穿优先发生在体内，以减小由于因外界因素对表面电场的影响而降低器件的击穿电压
。
此外，场限环技术还存在一个比较明显的问题，即在各场限环靠近芯片边缘的区域，电场集中的现象仍然比较明显，容易形成高电场
。
通常，这些高电场区域会先于终端结构的其它区域出现雪崩电离，导致漏电流增加，减小器件终端结构的击穿电压
。
在实现场限环掺杂浓度
、
结深
、
环宽等参数优化的情况下，通过调节场限环之间的间距可改变各环承受的电压，进而使各场限环的峰值电场比较接近，这样可以避免因某个别环承受的电压过高而过早发生雪崩击穿，导致终端结构的击穿电压不能达到预期
。
但即便做了这样的优化处理，终端结构击穿电压的提升仍然会受限于各场限环外边缘区域的峰值电场
。
[0004]为解决上述问题，现在多家功率半导体厂商一般采用场板技术来改善这一情况
。
但是，简单的金属场板技术增加了制备成本但效果并不理想，而效果较好的“金属场板
+
多晶场板”技术又因为场限环与两种场板结构的整体设计复杂
、
工艺实现难度大等原因，造成设计和制造成本增加
。
结终端扩展
(JTE)
技术也是功率半导体器件终端结构所常用的一种技术
。
该技术通过在器件的终端区域进行单区
、
双区或多区离子注入并推进，形成
pn
结终端扩展区域，拉伸反向偏压下形成的耗尽区，从而达到提升结终端击穿电压的目的
。
但是，该技术的缺点是反向漏电流和结电容相对较大
。
此外沟槽终端的耐压主要受制于沟槽内部氧化层厚度，太薄的氧化层会使得器件终端承受更高的耐压
。

技术实现思路

[0005]本专利技术提供一种深阱复合型
MOSFET
器件及其制备方法，该器件通过沟槽隔离的方式实现器件外围终端区域的分压，此外考虑到沟槽终端的耐压主要受制于沟槽内部氧化层厚度，还可以通过器件分压沟槽氧化层回填的方式来进一步提升器件终端耐压，以此来满足应用端对器件更高的击穿电压需求
。
该器件由于运用沟槽和结终端的技术特点，其在制备方法上完全可以与现有功率
MOSFET
器件工艺相兼容，而且由于采用的都是通用材料且工
艺参数均在现有半导体制造技术的范围之内，所以没有相应的技术瓶颈，可实现技术成果转化
。
[0006]本专利技术提供的技术方案如下：一种深阱复合型
MOSFET
器件，所述深阱复合型
MOSFET
器件包括：
N+
衬底；
N
‑
外延层，所述
N
‑
外延层设置于所述
N+
衬底上，所述
N
‑
外延层从左至右划分为有源区域
、
栅极区域
、
终端沟槽分压区域以及截止环区域；沟槽，所述沟槽刻蚀形成于所述
N
‑
外延层上表面；所述有源区域与所述终端沟槽分压区域分布有多个所述沟槽，且分布于所述终端沟槽分压区域内的沟槽内通过热氧工艺生长一层高质量的栅氧化层并淀积有栅极多晶硅或回填氧化层，分布于所述有源区域的沟槽内通过热氧工艺生长一层高质量的栅氧化层并淀积有栅极多晶硅；所述栅极区域与所述截止环区域分布有至少一个所述沟槽，所述沟槽内淀积有栅极多晶硅；栅氧化层，所述栅氧化层生成于所述
N
‑
外延层
、
所述沟槽的表面；
P
体区，所述
P
体区注入形成于所述
N
‑
外延层；终端注入区，所述终端注入区注入形成于所述栅极区域与所述终端沟槽分压区域内，且所述终端注入区形成于所述
P
体区下方；
N+
有源区，所述
N+
有源区注入形成于所述有源区域内的
P
体区内；器件隔离层，所述器件隔离层淀积形成于所述
N
‑
外延层上表面；分布于所述有源区域上表面的器件隔离层顶部设置有源极金属层，分布于栅极区域上表面的器件隔离层顶部设置有栅极金属层，分布于所述截止环区域上表面的器件隔离层顶部设置有截止环金属层；接触孔金属层，所述接触孔金属层贯穿所述器件隔离层，用于连接所述源极金属层
、
所述栅极金属层
、
所述截止环金属层与所述
P
体区或所述栅极多晶硅
。
[0007]进一步地，至少有一个所述接触孔金属层贯穿所述
N+
有源区伸入所述
P
体区；所有所述接触孔金属层与所述
P
体区接触部位注入有欧姆接触区
。
[0008]进一步地，至少有一个分布于所述栅极区域内的所述栅极多晶硅通过所述接触孔金属层与所述源极金属层连接；至少有一个分布于所述截止环区域内的所述栅极多晶硅通过所述接触孔金属层与所述截止环金属层连接
。
[0009]进一步地，若分布于所述终端沟槽分压区域内的所述沟槽内通过热氧工艺生长一层高质量的栅氧化层并淀积有栅极多晶硅，则所述栅氧化层生成于所述
N
‑
外延层以及所有所述沟槽的表面；若分布于所述终端沟槽分压区域内的所述沟槽内淀积有回填氧化层，则所述所述栅氧化层生成于所述
N
‑
外延层以及除了所述终端沟槽分压区域内的所有所述沟槽的表面，分布于所述终端沟槽分压区域内的所述沟槽内表面生长有牺牲氧化层
。
[0010]进一步地，所述
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种深阱复合型
MOSFET
器件，其特征在于，包括：
N+
衬底；
N
‑
外延层，所述
N
‑
外延层设置于所述
N+
衬底上，所述
N
‑
外延层从左至右划分为有源区域
、
栅极区域
、
终端沟槽分压区域以及截止环区域；沟槽，所述沟槽刻蚀形成于所述
N
‑
外延层上表面；所述有源区域与所述终端沟槽分压区域分布有多个所述沟槽，且分布于所述终端沟槽分压区域内的沟槽内通过热氧工艺生长一层高质量的栅氧化层并淀积有栅极多晶硅或回填氧化层，分布于所述有源区域的沟槽内淀积有栅极多晶硅；所述栅极区域与所述截止环区域分布有至少一个所述沟槽，所述沟槽内通过热氧工艺生长一层高质量的栅氧化层并淀积有栅极多晶硅；栅氧化层，所述栅氧化层生成于所述
N
‑
外延层
、
所述沟槽的表面；
P
体区，所述
P
体区注入形成于所述
N
‑
外延层；终端注入区，所述终端注入区注入形成于所述栅极区域与所述终端沟槽分压区域内，且所述终端注入区越过所述
P
体区下方；
N+
有源区，所述
N+
有源区注入形成于所述有源区域内的
P
体区内；器件隔离层，所述器件隔离层淀积形成于所述
N
‑
外延层上表面；分布于所述有源区域上表面的器件隔离层顶部设置有源极金属层，分布于栅极区域上表面的器件隔离层顶部设置有栅极金属层，分布于所述截止环区域上表面的器件隔离层顶部设置有截止环金属层；接触孔金属层，所述接触孔金属层贯穿所述器件隔离层，用于连接所述源极金属层
、
所述栅极金属层
、
所述截止环金属层与所述
P
体区或所述栅极多晶硅
。2.
根据权利要求1所述的深阱复合型
MOSFET
器件，其特征在于：至少有一个所述接触孔金属层贯穿所述
N+
有源区伸入所述
P
体区；所有所述接触孔金属层与所述
P
体区接触部位注入有欧姆接触区
。3.
根据权利要求1所述的深阱复合型
MOSFET
器件，其特征在于：至少有一个分布于所述栅极区域内的所述栅极多晶硅通过所述接触孔金属层与所述源极金属层连接；至少有一个分布于所述截止环区域内的所述栅极多晶硅通过所述接触孔金属层与所述截止环金属层连接
。4.
根据权利要求1所述的深阱复合型
MOSFET
器件，其特征在于：若分布于所述终端沟槽分压区域内的所述沟槽内通过热氧工艺生长一层高质量的栅氧化层并淀积有栅极多晶硅，则所述栅氧化层生成于所述
N
‑
外延层以及所有所述沟槽的表面；若分布于所述终端沟槽分压区域内的所述沟槽内淀积有回填氧化层，则所述所述栅氧化层生成于所述
N
‑
外延层以及除了所述终端沟槽分压区域内的所有所述沟槽的表面
。5.
根据权利要求1‑4任一所述的深阱复合型
MOSFET
器件，其特征在于：所述
N+
衬底背面设置有漏极金属层
。6.
根据权利要求5所述的深阱复合型
MOSFET
器件，其特征在于：所述器件隔离层的材质为二氧化硅；所述接触孔金属层为
Ti/TiN
层
。
7.
根据权利要求5所述的深阱复合型
MOSFET
器件，其特征在于：注入所述
P
体区时先通过光刻工艺定义出需要注入的区域，再通过离子注入
P
型掺杂元素，所述
P
体区的注入同时将所述终端注入区推到目标位置
。8.
一种深阱复合型
MOSFET
器件的制备方法，用于制备如权利要求1‑7任一项所述的深阱复合型
MOSFET...

【专利技术属性】
技术研发人员：苏毅，常虹，袁力鹏，段双亮，范玮，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：