半导体器件及其制作方法技术

本申请提供了一种半导体器件及其制作方法，该半导体器件中，基底具有沟槽；第一阱区位于基底中且与沟槽的底部接触，第二阱区位于沟槽至少一侧的基底中，第一阱区与第二阱区的掺杂类型相同；第一掺杂区位于第一阱区中，第二掺杂区位于第二阱区中，第一掺杂区

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本申请涉及半导体
，具体而言，涉及一种半导体器件及其制作方法
。

技术介绍

[0002]电力电子器件是现代电力电子技术的核心，它作为能源转换装置最基础的元件之一，决定着系统的整体性能
。
电力电子器件性能的好坏，将直接影响整个能源转换装置的转换效率
。
[0003]宽禁带半导体材料碳化硅
SiC MOSFET
（
Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor
，金属氧化物半导体场效应晶体管）非常适合用于研制高温
、
大功率
、
高频功率器件，用
SiC
材料制备的器件比
Si
器件的功耗降低了
50%
，并且在峰值功率下，工作效率大于
96%
，开关频率比硅器件提高数十倍，同时，碳化硅的热导率高达
4.9J.K.cm
，甚至优于金属铜，又可以在更高的温度下（
300℃
以上）工作，散热系统可以大大简化甚至可以完全取消，最终使整个系统的体积和重量显著降低
。
[0004]目前
SiC MOSFET
有平面栅和沟槽栅两种不同的结构类型
。
平面栅结构具有结构简单
、
容易制造
、
高可靠性等优点，是行业内应用最早
、
最广泛
、
最可靠的架构
。
然而在减小芯片尺寸和提高产能的驱动下，平面栅其横向拓扑结构限制了它最终可以缩小的程度
。
沟槽栅结构是一种改进的技术，与平面栅相比，沟槽栅
MOSFET
去除了
JFET
区，不存在
JFET
（
Junction Field
‑
Effect Transistor
，结型场效应晶体管）电阻，所以沟槽栅的特征电阻比平面栅要小，因此可以使用更少的
SiC
原材料制备沟槽栅
MOSFET
，从而提高产量
。
[0005]然而，沟槽栅型
SiC MOSFET
也存在一些问题，比如，现有的沟槽栅型
SiC MOSFET
的导通电阻较高
。

技术实现思路

[0006]本申请的主要目的在于提供一种半导体器件及其制作方法，以至少解决现有技术中沟槽型
MOSFET
的导通电阻较高，影响器件性能的技术问题
。
[0007]为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，包括：基底，具有沟槽；第一阱区以及第二阱区，所述第一阱区位于所述基底中且与所述沟槽的底部接触，所述第二阱区位于所述沟槽至少一侧的所述基底中，所述第一阱区与所述第二阱区的掺杂类型相同；第一掺杂区和第二掺杂区，所述第一掺杂区位于第一阱区中，所述第二掺杂区位于所述第二阱区中，所述第一掺杂区
、
所述第二掺杂区以及所述基底的掺杂类型相同，且不同于所述第一阱区的掺杂类型，所述第一掺杂区以及所述第一阱区的部分表面构成所述沟槽的部分底壁，所述第二掺杂区以及所述第二阱区的部分表面构成所述沟槽的部分侧壁；栅极结构，所述栅极结构至少覆盖所述沟槽的侧壁
、
所述沟槽的底壁中所述第一阱区的部分表面以及所述第一掺杂区的部分表面；第一金属层和第二金属层，所述第一金属层位于所述基底远离所述沟槽的表面上，所述第二金属层位于所述第一掺杂区和所述第二掺杂区远离所述第一金属层的表面上
。
[0008]可选地，所述基底包括：衬底，所述第一金属层位于所述衬底的表面上；外延层，位于所述衬底远离所述第一金属层的表面上，所述沟槽
、
所述第一阱区以及所述第二阱区分别位于所述外延层中，所述外延层与所述衬底的掺杂类型相同，且不同于第一阱区的掺杂类型，所述外延层的掺杂浓度小于所述衬底的掺杂浓度
。
[0009]可选地，所述第二掺杂区远离所述衬底的表面构成所述外延层远离所述衬底的部分表面，所述栅极结构包括：栅氧化层，位于所述第二掺杂区远离所述衬底的部分表面上
、
所述沟槽的侧壁上
、
所述第一阱区远离所述衬底的表面上以及所述第一掺杂区远离所述衬底的部分表面上；栅极，位于所述栅氧化层远离所述沟槽侧壁的部分表面上以及所述第一掺杂区远离所述衬底的部分表面上，所述半导体器件还包括：介质层，位于所述外延层与所述第一掺杂区的远离所述衬底的部分表面上
、
所述栅氧化层与所述栅极的远离所述衬底的表面上以及所述栅氧化层与所述栅极的远离所述沟槽侧壁的表面上
。
[0010]可选地，所述第一掺杂区以及所述第二掺杂区的掺杂浓度分别大于所述外延层的掺杂浓度
。
[0011]可选地，所述半导体器件还包括：第三掺杂区，位于所述第一阱区中，且与所述第一掺杂区接触；第四掺杂区，位于所述第二阱区中，且与所述第二掺杂区接触，所述第三掺杂区与所述第四掺杂区的掺杂类型相同，且不同于所述第一掺杂区的掺杂类型，所述第二金属层还覆盖所述第三掺杂区的部分表面
。
[0012]可选地，所述第三掺杂区的掺杂浓度大于所述第一阱区的掺杂浓度，所述第四掺杂区的掺杂浓度大于所述第二阱区的掺杂浓度
。
[0013]可选地，所述第一金属层包括沿远离所述基底方向依次叠置的第一金属子层
、
第二金属子层
、
第三金属子层和第四金属子层，所述第二金属层包括沿远离所述基底方向依次叠置的第五金属子层
、
第六金属子层和第七金属子层，其中，所述第一金属子层
、
所述第三金属子层和所述第五金属子层的材料分别包括镍，所述第二金属子层以及所述第六金属子层的材料分别包括钛，所述第四金属子层的材料包括银，所述第七金属子层的材料包括铝
。
[0014]根据本申请的另一方面，提供了一种所述的半导体器件的制作方法，包括：提供具有沟槽的初始基底；对所述初始基底进行离子注入，以在所述初始基底中形成第一初始阱区以及第二初始阱区，剩余的所述初始基底形成基底，所述第一初始阱区与所述沟槽的底部接触，所述第二初始阱区位于所述沟槽的至少一侧；对所述第一初始阱区和所述第二初始阱区进行离子注入，以至少在所述第一初始阱区中形成第一掺杂区，以及在所述第二初始阱区中形成第二掺杂区，剩余的所述第一初始阱区形成第一阱区，剩余的所述第二初始阱区形成第二阱区，其中，所述第一阱区与所述第二阱区的掺杂类型相同，所述第二掺杂区位于所述第二阱区中，所述第一掺杂区
、
所述第二掺杂区以及所述基底的掺杂类型相同，且不同于所述第一阱区的掺杂类型，所述第一掺杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括：基底，具有沟槽；第一阱区以及第二阱区，所述第一阱区位于所述基底中且与所述沟槽的底部接触，所述第二阱区位于所述沟槽至少一侧的所述基底中，所述第一阱区与所述第二阱区的掺杂类型相同；第一掺杂区和第二掺杂区，所述第一掺杂区位于第一阱区中，所述第二掺杂区位于所述第二阱区中，所述第一掺杂区
、
所述第二掺杂区以及所述基底的掺杂类型相同，且不同于所述第一阱区的掺杂类型，所述第一掺杂区以及所述第一阱区的部分表面构成所述沟槽的部分底壁，所述第二掺杂区以及所述第二阱区的部分表面构成所述沟槽的部分侧壁；栅极结构，所述栅极结构至少覆盖所述沟槽的侧壁
、
所述沟槽的底壁中所述第一阱区的部分表面以及所述第一掺杂区的部分表面；第一金属层和第二金属层，所述第一金属层位于所述基底远离所述沟槽的表面上，所述第二金属层位于所述第一掺杂区和所述第二掺杂区远离所述第一金属层的表面上
。2.
根据权利要求1所述的半导体器件，其特征在于，所述基底包括：衬底，所述第一金属层位于所述衬底的表面上；外延层，位于所述衬底远离所述第一金属层的表面上，所述沟槽
、
所述第一阱区以及所述第二阱区分别位于所述外延层中，所述外延层与所述衬底的掺杂类型相同，且不同于第一阱区的掺杂类型，所述外延层的掺杂浓度小于所述衬底的掺杂浓度
。3.
根据权利要求2所述的半导体器件，其特征在于，所述第二掺杂区远离所述衬底的表面构成所述外延层远离所述衬底的部分表面，所述栅极结构包括：栅氧化层，位于所述第二掺杂区远离所述衬底的部分表面上
、
所述沟槽的侧壁上
、
所述第一阱区远离所述衬底的表面上以及所述第一掺杂区远离所述衬底的部分表面上；栅极，位于所述栅氧化层远离所述沟槽侧壁的部分表面上以及所述第一掺杂区远离所述衬底的部分表面上，所述半导体器件还包括：介质层，位于所述外延层与所述第一掺杂区的远离所述衬底的部分表面上
、
所述栅氧化层与所述栅极的远离所述衬底的表面上以及所述栅氧化层与所述栅极的远离所述沟槽侧壁的表面上
。4.
根据权利要求2所述的半导体器件，其特征在于，所述第一掺杂区以及所述第二掺杂区的掺杂浓度分别大于所述外延层的掺杂浓度
。5.
根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述半导体器件还包括：第三掺杂区，位于所述第一阱区中，且与所述第一掺杂区接触；第四掺杂区，位于所述第二阱区中，且与所述第二掺杂区接触，所述第三掺杂区与所述第四掺杂区的掺杂类型相同，且不同于所述第一掺杂区的掺杂类型，所述第二金属层还覆盖所述第三掺杂区的部分表面
。6.
根据权利要求5所述的半导体器件，其特征在于，所述第三掺杂区的掺杂浓度大于所述第一阱区的掺杂浓度，所述第四掺杂区的掺杂浓度大于所述第二阱区的掺杂浓度
。
7.
根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述第一金属层包括沿远离所述基底方向依次叠置的第一金属子层
、
第二金属子层
、
第三金属子层和第...

【专利技术属性】
技术研发人员：张鹏，冯尹，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：