碳化硅制造技术

本发明专利技术涉及半导体器件技术领域，公开了一种碳化硅

【技术实现步骤摘要】
碳化硅MOSFET器件及其制备方法与应用


[0001]本专利技术涉及半导体器件
，特别是涉及一种碳化硅
MOSFET
器件及其制备方法与应用
。

技术介绍

[0002]碳化硅
MOSFET
器件是新能源汽车逆变器的理想器件，其具有低导通电阻，低产热，低热阻等特点，被汽车厂商广泛接受
。
常见的碳化硅
MOSFET
有平面型与沟槽型两种结构，平面型碳化硅
MOSFET
结构简单，制备较为容易；沟槽型碳化硅
MOSFET
结构较为复杂，且制备工艺较为困难
。
碳化硅沟槽
MOSFET
最主要的问题是阻断状态下栅氧的高场强
。
为了保持碳化硅
MOSFET
器件的长期可靠性，阻断状态下栅氧的最高场强需要被限制在
3MV/cm
以下，而未加保护结构的碳化硅沟槽
MOSFET
阻断状态下栅氧场强常常达到
8MV/cm
以上
。
为了降低栅氧场强，提高器件可靠性，需要进行特殊的结构设计，使得碳化硅沟槽型器件需要更高的制造制程和制造成本
。
[0003]平面型碳化硅
MOSFET
器件在应用和推广中存在成本较高的限制，由于
JFET
区电阻填充等问题，平面型碳化硅
MOSFET
器件元胞尺寸较大，导致器件比导通电阻较高，这意味着相同规格的平面型碳化硅
MOSFET
器件通常比沟槽型碳化硅
MOSFET
面积更大，材料成本更高；
Al
接触孔填充是小尺寸平面型
MOSFET
的另一个主要问题，碳化硅 MOSFET 器件通常为多个元胞的并联结构，在并联的器件元胞之间需要淀积电介质层来完成栅源隔离，经过光刻及刻蚀形成接触孔，再沉积金属如 AlCu 等进行填孔从而实现并联
。
理想的孔隙填充应具有良好的保形覆盖特性，但是在实际的填孔过程中，如图1所示，容易产生空洞和填充困难等问题，严重影响着器件的性能，尤其是器件的导通电阻和长期稳定工作时的可靠性，这一空洞现象限制了平面型
MOSFET
器件元胞尺寸的缩小
。

技术实现思路

[0004]本专利技术提供一种碳化硅
MOSFET
器件及其制备方法与应用，能够减小接触孔尺寸，进而减小器件元胞尺寸，降低器件比导通电阻
。
[0005]为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种碳化硅
MOSFET
器件，所述碳化硅
MOSFET
器件从下至上依次包括
n+
型掺杂衬底
、n
型掺杂外延层；所述
n
型掺杂外延层的上部从左到右依次设有第一
P
型掺杂阱区
、p+
型掺杂基区以及第二
P
型掺杂阱区，所述第一
P
型掺杂阱区包裹有第一
n+
型掺杂源区，所述第二
P
型掺杂阱区包裹有第二
n+
型掺杂源区，所述第一
P
型掺杂阱区的上方自下而上依次设有第一栅氧化层
、
第一多晶硅栅极以及第一层间介质层，所述第一层间介质层包裹所述第一多晶硅栅极以隔离所述第一多晶硅栅极和源电极，所述第二
P
型掺杂阱区的上方自下而上依次设有第二栅氧化层
、
第二多晶硅栅极以及第二层间介质层，所述第二层间介质层包裹所述第二多晶硅栅极以隔离所述第二多晶硅栅极和所述源电极，所述源电极的上方设有
pad
层，相邻的所述第一层间介质层和所述第二层间介质层之间通过刻蚀孔过刻在碳化硅上形成两个沟槽，所述沟槽由所述源电极
和所述
pad
层填充
。
[0006]根据本专利技术的一个实施例，所述
n+
型掺杂衬底的背面还设有漏电极
。
[0007]根据本专利技术的一个实施例，所述沟槽的刻蚀深度为
0.05
μ
m ~0.5
μ
m
，宽度为
0.05
μ
m ~0.3
μ
m。
[0008]根据本专利技术的一个实施例，所述第一层间介质层和
/
或所述第二层间介质层的材料为未掺杂硅酸盐玻璃或未掺杂硅酸盐玻璃与硼磷硅玻璃的复合材料
。
[0009]根据本专利技术的一个实施例，所述第一层间介质层和所述第二层间介质层的厚度均为
0.8
μ
m ~1.6
μ
m。
[0010]根据本专利技术的一个实施例，所述
n
型掺杂外延层的厚度为5μ
m ~60
μ
m
，掺杂浓度为
1E15cm
‑3~1.5E16cm
‑3。
[0011]根据本专利技术的一个实施例，所述源电极由金属
Ni
填充形成，厚度为
50nm~200nm。
[0012]根据本专利技术的一个实施例，所述
pad
层由金属
AlCu
填充形成，厚度为3μ
m~5
μ
m。
[0013]为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种碳化硅
MOSFET
器件的制备方法，包括：步骤
S1
：在
n+
型掺杂衬底上外延生长
n
型掺杂外延层；步骤
S2
：在所述
n
型掺杂外延层的上部离子注入形成
p
型掺杂阱区
、n+
型掺杂源区以及
p+
型掺杂基区；步骤
S3
：在所述
P
型掺杂阱区的上方氧化生长栅氧化层，沉积多晶硅，并刻蚀所述多晶硅，形成多晶硅栅极；步骤
S4
：沉积层间介质层材料以覆盖在所述多晶硅的晶片正面，并刻蚀沉积的所述层间介质层材料以及过刻碳化硅，形成层间介质层以及沟槽；步骤
S5
：溅射源极金属，快速热退火形成源电极，再次溅射
pad
层以使金属先溅射到所述沟槽内，在所述
n+
型掺杂衬底的背面溅射漏极金属，退火后形成漏电极
。
[0014]为解决上述技术问题，本专利技术采用的再一个技术方案是：提供所述的碳化硅
MOSFET
器件在新能源汽车逆变器中的应用
。
[0015]本专利技术的有益效果是：在不增加器件光刻版层数目及工艺步骤的基础上，利用过刻碳化硅形成沟槽结构，使回填金属落入沟槽中，从而防止形成回填空洞，解决本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种碳化硅
MOSFET
器件，其特征在于，所述碳化硅
MOSFET
器件从下至上依次包括
n+
型掺杂衬底
、n
型掺杂外延层；所述
n
型掺杂外延层的上部从左到右依次设有第一
P
型掺杂阱区
、p+
型掺杂基区以及第二
P
型掺杂阱区，所述第一
P
型掺杂阱区包裹有第一
n+
型掺杂源区，所述第二
P
型掺杂阱区包裹有第二
n+
型掺杂源区，所述第一
P
型掺杂阱区的上方自下而上依次设有第一栅氧化层
、
第一多晶硅栅极以及第一层间介质层，所述第一层间介质层包裹所述第一多晶硅栅极以隔离所述第一多晶硅栅极和源电极，所述第二
P
型掺杂阱区的上方自下而上依次设有第二栅氧化层
、
第二多晶硅栅极以及第二层间介质层，所述第二层间介质层包裹所述第二多晶硅栅极以隔离所述第二多晶硅栅极和所述源电极，所述源电极的上方设有
pad
层，相邻的所述第一层间介质层和所述第二层间介质层之间通过刻蚀孔过刻在碳化硅上形成两个沟槽，所述沟槽由所述源电极和所述
pad
层填充
。2.
根据权利要求1所述的碳化硅
MOSFET
器件，其特征在于，所述
n+
型掺杂衬底的背面还设有漏电极
。3.
根据权利要求1所述的碳化硅
MOSFET
器件，其特征在于，所述沟槽的刻蚀深度为
0.05
μ
m ~0.5
μ
m
，宽度为
0.05
μ
m ~0.3
μ
m。4.
根据权利要求1所述的碳化硅
MOSFET
器件，其特征在于，所述第一层间介质层和
/
或所述第二层间介质层的材料为未掺杂硅酸盐玻璃或未掺杂硅酸盐玻璃与硼磷硅玻璃的复合材料
。5.
根据权利要求1所述的碳化硅
MOSFET

【专利技术属性】
技术研发人员：和巍巍，温正欣，汪之涵，
申请(专利权)人：深圳基本半导体有限公司，
类型：发明
国别省市：