高压抗辐射横向制造技术

本发明专利技术涉及一种高压抗辐射横向

【技术实现步骤摘要】
高压抗辐射横向MOSFET器件


[0001]本专利技术涉及一种
MOSFET
器件，尤其是一种高压抗辐射横向
MOSFET
器件
。

技术介绍

[0002]高压横向双扩散
MOSFET
（
LDMOS
）器件作为一种关键器件，在航天器
、
卫星等空间和军用电子系统的模拟开关
、
高压驱动芯片中发挥着重要作用，然而
LDMOS
器件对电离辐射效应非常敏感
。
[0003]电离辐射产生的电荷可能会导致制造过程中使用的介质材料产生不稳定的缺陷，这些缺陷会导致
LDMOS
器件的阈值电压漂移
、
强漏电流和
/
或寄生导电通路的形成
。
特别是对于高压
LDMOS
器件，随着工作电压的增加，器件受辐射效应的影响越大，高压器件的抗辐射能力限制了其在空间辐射环境的应用
。
[0004]由上述说明可知，为使
LDMOS
器件可在恶劣的辐照环境中正常工作，必须对高压
LDMOS
器件进行抗辐射加固
。

技术实现思路

[0005]本专利技术的目的是克服现有技术中存在的不足，提供一种高压抗辐射横向
MOSFET
器件，其在总剂量辐射环境下避免场区漏电和寄生通道开启，提高抗总剂量辐射能力
。
[0006]按照本专利技术提供的技术方案，所述高压抗辐射横向
MOSFET
器件，所述横向
MOSFET
器件包括：器件基底，包括第一导电类型衬底以及位于第一导电类型衬底上的第二导电类型漂移区；器件单元，制备在所述第二导电类型漂移区，包括栅源有源区以及位于所述栅源有源区内圈的漏极有源区，其中，所述栅源有源区呈环形且具有一个场区开口，以基于所述场区开口使得所述栅源有源区呈非闭合状态；通道截止单元，与所述栅源有源区的场区开口对应并与场区开口两侧的栅源有源区对应交叠，以用于截止漏极有源区与栅源有源区间的漏电通道
。
[0007]所述栅源有源区包括制备于第二导电类型漂移区内的第一导电类型阱区以及用于配置场区开口的场氧化层，其中，所述第一导电类型阱区呈环形，漏极有源区位于第一导电类型阱区的内圈；在所述第一导电类型阱区内设置第一导电类型重掺杂区以及位于所述第一导电类型重掺杂区内圈的第二导电类型第一重掺杂区，第一导电类型重掺杂区
、
第二导电类型第一重掺杂区均呈环形，且第一导电类型重掺杂区
、
第二导电类型第一重掺杂区与栅源有源区内场氧化层对应的区域形成缺口，以基于第一导电类型重掺杂区的缺口
、
第二导电类型第一重掺杂区的缺口以及栅源有源区内的场氧化层形成场区开口；所述场氧化层位于第二导电类型漂移区上
。
[0008]所述通道截止单元至少包括第一导电类型第一场注入区，其中，
在所述横向
MOSFET
器件的俯视平面上，第一导电类型第一场注入区的长度大于场区开口的宽度，以使得第一导电类型第一场注入区的两端与场区开口两侧的栅源有源区交叠；第一导电类型第一场注入区同时分布于第一导电类型阱区以及第二导电类型漂移区内，其中，第一导电类型第一场注入区的第一区域侧边邻近漏极有源区，第一导电类型第一场注入区的第一区域侧边位于第一导电类型阱区外且不超出栅源有源区；第一导电类型第一场注入区的第二区域侧边位于第一导电类型阱区内，且所述第一导电类型第一场注入区的第二区域侧边不超过第一导电类型阱区的第二边缘
。
[0009]第一导电类型第一场注入区的第二区域侧边进入第二导电类型第一重掺杂区内，第一导电类型第一场注入区的端部与第二导电类型第一重掺杂区接触，且第一导电类型第一场注入区的第二区域侧边与栅极导电多晶硅的第二边缘平齐；栅极导电多晶硅位于第二导电类型第一重掺杂区上方，且与所述第二导电类型第一重掺杂区交叠
。
[0010]通道截止单元还包括第一导电类型第二场注入区，其中，第一导电类型第二场注入区位于第一导电类型阱区内，第一导电类型第二场注入区呈环形且与第一导电类型阱区的形状相适配；第一导电类型第二场注入区的第二区域侧边位于第一导电类型重掺杂区第二边缘外，第一导电类型第二场注入区的第一区域侧边进入第一导电类型重掺杂区内
。
[0011]第一导电类型第一场注入区的第二区域侧边进入第一导电类型重掺杂区内或与第一导电类型阱区的第二边缘平齐时，第一导电类型第一场注入区的两端与第一导电类型重掺杂区
、
第二导电类型第一重掺杂区均接触
。
[0012]第一导电类型第一场注入区的任一端部与栅源有源区的交叠尺寸为2μ
m~10
μ
m
；第一导电类型第一场注入区的注入剂量为
1E14~1E15cm
‑2。
[0013]所述第一导电类型第一场注入区的宽度为5μ
m~10
μ
m。
[0014]还包括与场区开口对应的场区导电多晶硅，其中，所述场区导电多晶硅位于场区开口的外侧，且场区导电多晶硅分布于与栅源有源区对应的场氧化层上；场区导电多晶硅的宽度不大于场区开口的宽度；场区导电多晶硅的第一边缘位于第一导电类型阱区的第二边缘与第一导电类型重掺杂区的第二边缘之间，场区导电多晶硅的第二边缘位于第一导电类型阱区的第二边缘外
。
[0015]场区导电多晶硅的第一边缘与第一导电类型阱区的第二边缘之间的交叠尺寸为2μ
m~5
μ
m
；场区导电多晶硅的第二边缘与第一导电类型阱区的第二边缘之间的交叠尺寸为5μ
m~15
μ
m。
[0016]所述场区导电多晶硅处于浮空状态或配置处于0电位状态
。
[0017]所述漏极有源区包括第二导电类型缓冲区以及位于所述第二导电类型缓冲区内的第二导电类型第二重掺杂区，其中，
第二导电类型缓冲区位于第二导电类型漂移区内
。
[0018]本专利技术的优点：当利用场区开口提高耐压且使得栅源有源区形成非闭合结构时，通过第一导电类型第一场注入区与场区开口两侧的栅源有源区交叠，利用第一导电类型第一场注入区与栅源有源区配合，可截止总剂量辐射情况下源漏之间的寄生漏电通道，避免发生场区漏电问题，提高了器件的抗总剂量辐射能力
。
同时，在利用场区导电多晶硅可减小所述场区导电多晶硅下方的表面电势，在总剂量辐照情况下，避免第一导电类型阱区的反型漏电，进一步提高抗总剂量辐射能力；场区导电多晶硅与栅极导电多晶硅可同时生成，不增加额外工艺和制造成本；此外，通过第二导电类型第二场注入区可避免发生单粒子烧毁效应，进一步提高所述横向 器件的工作可靠性
。
附图说明
[0019]图1为本专利技术第一种实施例的横本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种高压抗辐射横向
MOSFET
器件，其特征是，所述横向
MOSFET
器件包括：器件基底，包括第一导电类型衬底以及位于第一导电类型衬底上的第二导电类型漂移区；器件单元，制备在所述第二导电类型漂移区，包括栅源有源区以及位于所述栅源有源区内圈的漏极有源区，其中，所述栅源有源区呈环形且具有一个场区开口，以基于所述场区开口使得所述栅源有源区呈非闭合状态；通道截止单元，与所述栅源有源区的场区开口对应并与场区开口两侧的栅源有源区对应交叠，以用于截止漏极有源区与栅源有源区间的漏电通道；所述栅源有源区包括制备于第二导电类型漂移区内的第一导电类型阱区以及用于配置场区开口的场氧化层，其中，所述第一导电类型阱区呈环形，漏极有源区位于第一导电类型阱区的内圈；在所述第一导电类型阱区内设置第一导电类型重掺杂区以及位于所述第一导电类型重掺杂区内圈的第二导电类型第一重掺杂区，第一导电类型重掺杂区
、
第二导电类型第一重掺杂区均呈环形，且第一导电类型重掺杂区
、
第二导电类型第一重掺杂区与栅源有源区内场氧化层对应的区域形成缺口，以基于第一导电类型重掺杂区的缺口
、
第二导电类型第一重掺杂区的缺口以及栅源有源区内的场氧化层形成场区开口；所述场氧化层位于第二导电类型漂移区上
。2.
根据权利要求1所述的高压抗辐射横向
MOSFET
器件，其特征是：所述通道截止单元至少包括第一导电类型第一场注入区，其中，在所述横向
MOSFET
器件的俯视平面上，第一导电类型第一场注入区的长度大于场区开口的宽度，以使得第一导电类型第一场注入区的两端与场区开口两侧的栅源有源区交叠；第一导电类型第一场注入区同时分布于第一导电类型阱区以及第二导电类型漂移区内，其中，第一导电类型第一场注入区的第一区域侧边邻近漏极有源区，第一导电类型第一场注入区的第一区域侧边位于第一导电类型阱区外且不超出栅源有源区；第一导电类型第一场注入区的第二区域侧边位于第一导电类型阱区内，且所述第一导电类型第一场注入区的第二区域侧边不超过第一导电类型阱区的第二边缘
。3.
根据权利要求2所述的高压抗辐射横向
MOSFET
器件，其特征是：第一导电类型第一场注入区的第二区域侧边进入第二导电类型第一重掺杂区内，第一导电类型第一场注入区的端部与第二导电类型第一重掺杂区接触，且第一导电类型第一场注入区的第二区域侧边与栅极导电多晶硅的第二边缘平齐；栅极导电多晶硅位于第二导电类型第一重掺杂区上方，且与所述第二导电类型第一重掺杂区交叠
。4.
根据权利要求3所述的高压抗辐射横向
MOSFET
器件，其特征是：通道截止单元还包括第一导电类型第二场...

【专利技术属性】
技术研发人员：李燕妃，孙家林，丁兵，谢儒彬，洪根深，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：