半导体装置制造方法及图纸

本发明专利技术提供半导体装置。本公开的半导体装置具备：具有第1电源端子和第2电源端子的半导体芯片；无源元件，设置在所述半导体芯片上，具有第1电极、设置在所述第1电极上的电介质和设置在所述电介质上的第2电极；将所述第1电源端子与所述第1电极电连接的第1布线；以及将所述第2电源端子与所述第2电极电连接的第2布线。第2电源端子与所述第2电极电连接的第2布线。第2电源端子与所述第2电极电连接的第2布线。

【技术实现步骤摘要】
半导体装置
[0001]本申请以基于2022年6月17日申请的在先日本专利申请第2022
‑
098129号的优先权的权利为基础，且要求该权利，其全部内容通过引用包含于此。


[0002]本实施方式涉及半导体装置。

技术介绍

[0003]以往已知一种半导体装置，在布线基板上搭载单个或多个半导体芯片并收纳在封装体中。在这样的半导体装置中，有时为了谋求电源的稳定化而在布线基板上搭载电容器。

技术实现思路

[0004]根据本实施方式，提供能够谋求电源的稳定化的半导体装置。
[0005]本实施方式公开了一种半导体装置，具备：具有第1电源端子和第2电源端子的半导体芯片；无源元件，设置在所述半导体芯片上，具有第1电极、设置在所述第1电极上的电介质和设置在所述电介质上的第2电极；将所述第1电源端子与所述第1电极电连接的第1布线；以及将所述第2电源端子与所述第2电极电连接的第2布线。
[0006]本实施方式还公开了一种半导体装置，具备：多个布线；以及层叠的多个半导体芯片，所述多个半导体芯片分别具备分别连接有所述多个布线中的至少一个布线的多个端子；最上层的所述半导体芯片中的连接有布线的所述多个端子的个数，比其他任一个所述半导体芯片中的连接有布线的所述多个端子的个数都少。
[0007]根据上述的构成，能够提供能够谋求电源的稳定化的半导体装置。
附图说明
[0008]图1是第1实施方式的半导体装置的剖面示意图。
[0009]图2A是存储芯片及电容器的俯视图。
[0010]图2B是图2A的一部分的示意性放大图。
[0011]图3是表示IO偏斜(skew)的模拟结果的图。
[0012]图4是第2实施方式的半导体装置的剖面示意图。
[0013]图5是第2实施方式的半导体装置的剖面示意图。
[0014]图6是第3实施方式的半导体装置的剖面示意图。
[0015]图7是第3实施方式的半导体装置的俯视图。
具体实施方式
[0016]以下一边参照附图一边对本实施方式进行说明。为了使说明容易理解，在各图中对相同构成要素尽可能标注相同附图标记，并省略重复的说明。
[0017][第1实施方式]Film，管芯贴附膜)。
[0025]电容器50设置在半导体存储芯片60B上，包括：在与半导体存储芯片60B的上表面平行的XY面上延伸的第1电极50A；设置在第1电极50A上、在与第1电极50A平行的XY面上延伸的由绝缘膜构成的电介质56；和设置在电介质56上、在与电介质56平行的XY面上延伸的第2电极50B。另外，第2电极50B的上表面被具有绝缘性的保护膜94覆盖。
[0026]在此，电容器50的第2电极50B通过多个第2接合引线80B而与半导体存储芯片60B的多个VSS端子68B电连接。如图2A所示，覆盖第2电极50B的上表面的保护膜94在俯视时在沿着X轴方向与多个VSS端子68B相对向的多个位置处分别向X轴前方凹陷而形成为梳齿状。通过这样形成保护膜94，能够在与半导体存储芯片60B的多个VSS端子68B在X轴方向上相对向的多个位置处使第2电极50B的上表面露出。在露出的第2电极50B的上表面的区域，设置有用于接合(bonding，键合)第2接合引线80B的区域(焊盘)。因此在第2电极50B，与在Y轴方向上排列的多个VSS端子68B对应地设置有在Y轴方向上排列的多个焊盘。
[0027]通过这样的构成，能够用多个第2接合引线80B将半导体存储芯片60B的多个VSS端子68B与第2电极50B电连接。进而，通过在与各VSS端子68B相对向的位置设置焊盘，能够缩短第2接合引线80B的长度。
[0028]另外，电容器50的第1电极50A通过多个第1接合引线80A而与半导体存储芯片60B的多个VCCQ端子68A电连接。如该图所示，覆盖第2电极的上表面的保护膜及构成电介质的绝缘膜在俯视时，在与多个VCCQ端子68A在X轴方向上相对向的多个位置处分别向X轴前方凹陷而形成为梳齿状。通过这样形成保护膜及绝缘膜，能够在与半导体存储芯片60B的多个VCCQ端子68A在X轴方向上相对向的多个位置使第1电极50A的上表面露出。在露出的第1电极50A的上表面的区域，设置有用于接合第1接合引线80A的区域(焊盘)。因此在第1电极50A，与在Y轴方向上排列的多个VCCQ端子68A对应地，设置有在Y轴方向上排列的多个焊盘。
[0029]通过这样的构成，能够用多个第1接合引线80A将半导体存储芯片60B的多个VCCQ端子68A与第1电极50A电连接。进而能够缩短第1接合引线80A的长度。
[0030]参照图2B来对半导体存储芯片60B的电源端子(VCCQ端子及VSS端子)与电极50A及电极50B的连接进行详细说明。此外，在图2B中，省略保护膜94的图示。如图2B中放大图2A的局部所示那样，在半导体存储芯片60B设置有相当于多个端子的多个焊盘部68b1－68b11。在图2B图示的例子中，多个焊盘部中的焊盘部68b1、68b5及68b9与VCCQ端子对应。另外，焊盘部68b3、68b7及68b11与VSS端子对应。如前所述，在半导体存储芯片60B上设置有第1电极50A，在第1电极50A上设置有第2电极50B，第2电极50B的一部分凹陷而形成为梳齿状，第2电极50B的凹陷的部分使得第1电极50A的一部分在图2B中的Z轴方向上方露出。如图2B所示，第1电极50A的在第2电极50B侧露出的部分是焊盘部58a1、58a5及58a9，分别与半导体存储芯片60B的焊盘部68b1、68b5及68b9通过接合引线80A1、80A5及80A9连接。另外，第2电极50B中，在与半导体存储芯片60B的焊盘部68b3、68b7及68b11在X轴方向上对应的位置设置有焊盘部58b3、58b7及58b11，分别与焊盘部68b3、68b7及68b11通过接合引线80B3、80B7及80B11连接。
[0031]此外，如图2A及图2B所示，半导体存储芯片60B的多个控制信号用端子及多个数据信号用端子没有与电容器50的第1电极50A及第2电极50B电连接。即，图2B中，除了相当于电源端子的焊盘部68b1、68b3、68b5、68b7、68b9及68b11以外的焊盘部68b2、68b4、68b6、68b8
及68b10相当于例如控制信号用端子、数据信号用端子，与第1电极50A及第2电极50B的哪一个都不电连接。
[0032]本实施方式中的电容器50的Z轴方向上的厚度构成为小于半导体芯片(半导体存储芯片60A及半导体存储芯片60B)的厚度，优选构成为半导体芯片的厚度的一半以下，更优选构成为半导体芯片的厚度的25％以下。本实施方式中的电容器50的第1电极50A的厚度、绝缘膜的厚度及第2电极50B的厚度例如分别是2.0μm、1.0μm及2.0μm，在该情况下，电容器50的Z轴方向上的厚度是5.0μm。
[0033]在此，电容器50的电介质56(绝缘本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：半导体芯片，具有第1电源端子和第2电源端子；无源元件，设置在所述半导体芯片上，具有第1电极、设置在所述第1电极上的电介质和设置在所述电介质上的第2电极；第1布线，将所述第1电源端子与所述第1电极电连接；以及第2布线，将所述第2电源端子与所述第2电极电连接。2.如权利要求1所述的半导体装置，所述无源元件的厚度为所述半导体芯片的厚度以下。3.如权利要求1所述的半导体装置，所述无源元件的厚度为所述半导体芯片的厚度的一半以下。4.如权利要求1所述的半导体装置，所述半导体芯片具有多个所述第1电源端子和多个所述第2电源端子，所述半导体装置还具备：将多个所述第1电源端子与所述第1电极分别电连接的多个所述第1布线；以及将多个所述第2电源端子与所述第2电极分别电连接的多个所述第2布线。5.如权利要求4所述的半导体装置，多个所述第1电源端子及多个所述第2电源端子俯视时在第1方向上排列；多个所述第1布线具有俯视时在与所述第1方向垂直的第2方向上延伸的部分，将所述第1电源端子与所述第1电极电连接；多个所述第2布线具有俯视时在所述第2方向上延伸的部分，将所述第2电源端子与所述第2电极电连接。6.如权利要求1所述的半导体装置，还具备：搭载所述半导体芯片的布线基板；将所述布线基板与所述第1电源端子电连接的布线；以及将所述布线基...

【专利技术属性】
技术研发人员：三浦正幸，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：