半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件及其制备方法，其中制备方法包括：提供一衬底，衬底上形成有阵列式排布的凸起结构以及凸起结构之间的第一沟槽；采用

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本申请涉及半导体制造
，具体涉及一种半导体器件及其制备方法
。

技术介绍

[0002]随着进入
55nm
节点，
ILD(
层间介质层
)
填充通常会采用
HARP(high aspect ratio process
，高深宽比沉积工艺
)
，但是对于需要
Cu
金属层和
/
或
Al
金属层淀积于
HARP
工艺形成的
ILD
上的产品，随着后段
Cu
和
/
或
Al
金属层的不断叠加，晶圆的翘曲度越来越大，导致金属层的光刻工艺失败，不能正常完成后端工艺
。

技术实现思路

[0003]本申请提供了一种半导体器件及其制备方法，可以解决目前采用
HARP
工艺形成
ILD
层，导致后段淀积多层
Cu
和
/
或
Al
金属层时导致晶圆的翘曲严重的问题
。
[0004]一方面，本申请实施例提供了一种半导体器件的制备方法，包括：
[0005]提供一衬底，所述衬底上形成有阵列式排布的凸起结构，所述凸起结构之间形成有第一沟槽；
[0006]采用
SACVD
工艺形成缓冲层以及在所述凸起结构之间得到第二沟槽，所述缓冲层覆盖所述凸起结构以及所述第二沟槽之间的衬底表面，此时，所述第二沟槽的底壁在宽度上的尺寸大于所述第一沟槽的底壁在宽度上的尺寸；以及，
[0007]采用
HDP
‑
CVD
工艺形成层间介质层，所述层间介质层填充所述第二沟槽以及覆盖所述凸起结构
。
[0008]可选的，在所述半导体器件的制备方法中，所述缓冲层的材质为二氧化硅
。
[0009]可选的，在所述半导体器件的制备方法中，所述缓冲层的厚度为
[0010]可选的，在所述半导体器件的制备方法中，在采用
HDP
‑
CVD
工艺形成层间介质层的过程中，工艺参数包括：工艺温度为
380℃
～
400℃
；参与反应气体包括：硅烷和氧气
。
[0011]可选的，在所述半导体器件的制备方法中，所述层间介质层的材质为二氧化硅
。
[0012]可选的，在所述半导体器件的制备方法中，所述凸起结构包括：多晶硅柱体
、
侧墙
、
镍化硅层和氮化硅层，所述多晶硅柱体位于所述衬底上，所述侧墙位于所述多晶硅柱体侧，所述镍化硅层位于所述多晶硅柱体的顶端，所述氮化硅层覆盖所述侧墙
、
所述镍化硅层和所述第一沟槽之间的衬底表面
。
[0013]另一方面，本申请实施例还提供了一种半导体器件，包括：
[0014]衬底，所述衬底上形成有阵列式排布的凸起结构，所述凸起结构之间形成有第一沟槽；
[0015]缓冲层，所述缓冲层覆盖所述凸起结构以及所述衬底表面，所述缓冲层通过
SACVD
工艺得到；
[0016]第二沟槽，所述第二沟槽位于覆盖有所述缓冲层的所述凸起结构之间，其中，所述第二沟槽的底壁在宽度上的尺寸大于所述第一沟槽的底壁在宽度上的尺寸；以及，
[0017]层间介质层，所述层间介质层填充所述第二沟槽以及覆盖所述凸起结构，所述层间介质层通过
HDP
‑
CVD
工艺得到
。
[0018]本申请技术方案，至少包括如下优点：
[0019]本申请先采用
SACVD
工艺形成缓冲层，可以增加凸起结构之间的沟槽底壁在宽度上的尺寸，改善第一沟槽的形貌以得到深宽比比第一沟槽深宽比小的第二沟槽，避免后续在沟槽中沉积层间介质层产生空洞缺陷的情况，再采用
HDP
‑
CVD
工艺形成层间介质层，可以很好地解决后段在层间介质层上淀积多层
Cu
和
/
或
Al
金属层时多层
Cu
和
/
或
Al
金属层翘曲导致晶圆翘曲严重的问题，避免了金属层的光刻
、
刻蚀工艺以形成接触孔的后段工艺失败的情况，提升层间介质层填充沟槽的能力并兼顾改善多层
Cu
和
/
或
Al
金属层翘曲问题，提高了器件良率
。
附图说明
[0020]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0021]图1是本专利技术实施例的半导体器件的制备方法的流程图；
[0022]图2‑
图4是本专利技术实施例的制备半导体器件各工艺步骤中的半导体结构示意图；
[0023]其中，附图标记说明如下：
[0024]10
‑
衬底，
20
‑
凸起结构，
21
‑
多晶硅柱体，
22
‑
侧墙，
23
‑
镍化硅层，
24
‑
氮化硅层，
25
‑
第一沟槽，
26
‑
第二沟槽，
30
‑
缓冲层，
40
‑
层间介质层
。
具体实施方式
[0025]下面将结合附图，对本申请中的技术方案进行清楚
、
完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例
。
基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围
。
[0026]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位
、
以特定的方位构造和操作，因此不能理解为对本申请的限制
。
此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性
。
[0027]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件的制备方法，其特征在于，包括：提供一衬底，所述衬底上形成有阵列式排布的凸起结构，所述凸起结构之间形成有第一沟槽；采用
SACVD
工艺形成缓冲层以及在所述凸起结构之间得到第二沟槽，所述缓冲层覆盖所述凸起结构以及所述第二沟槽之间的衬底表面，此时，所述第二沟槽的底壁在宽度上的尺寸大于所述第一沟槽的底壁在宽度上的尺寸；以及，采用
HDP
‑
CVD
工艺形成层间介质层，所述层间介质层填充所述第二沟槽以及覆盖所述凸起结构
。2.
根据权利要求1所述的半导体器件的制备方法，其特征在于，所述缓冲层的材质为二氧化硅
。3.
根据权利要求1所述的半导体器件的制备方法，其特征在于，所述缓冲层的厚度为
4.
根据权利要求1所述的半导体器件的制备方法，其特征在于，在采用
HDP
‑
CVD
工艺形成层间介质层的过程中，工艺参数包括：工艺温度为
380℃
～
400℃
；参与反应气体包括：硅烷和氧气
。5.<...

【专利技术属性】
技术研发人员：黄加香，王妍，李琳，管毓崧，唐阿鑫，李宗旭，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：