一种芯片制备方法技术

本发明专利技术公开了一种芯片制备方法，在衬底的正面形成导电结构，导电结构包括结构层

【技术实现步骤摘要】
一种芯片制备方法


[0001]本专利技术涉及芯片
，尤其涉及一种芯片制备方法
。

技术介绍

[0002]芯片生产过程中，需要在已经加工了结构性薄膜和导电性金属层的衬底背部刻蚀出释放孔，用酸把结构性薄膜和衬底之间的牺牲层腐蚀掉，形成空腔结构
。
由于前期工艺会使芯片上残留一些电荷，在去除牺牲层的过程中，导电性金属层
、
结构性薄膜以及腐蚀液体形成原电池结构，在结构性薄膜与导电性金属层的连接处产生电化学腐蚀，造成芯片产品的良品率和可靠性差
。

技术实现思路

[0003]本专利技术提供一种芯片制备方法，以解决湿法工艺去除牺牲层时的电化学腐蚀技术问题，达到通过中和芯片上的电荷残留，来消除湿法工艺中的电化学腐蚀的效果
。
[0004]鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的芯片制备方法
。
[0005]本申请提供一种芯片制备方法，包括：
[0006]在衬底的正面形成导电结构，导电结构包括结构层
、
金属层以及牺牲层，结构层的端部与衬底连接，牺牲层填充于结构层和衬底之间的间隙内，金属层与结构层电连接；
[0007]采用干法刻蚀工艺在衬底的背面形成过孔，过孔连通至牺牲层；
[0008]控制等离子体接触牺牲层；
[0009]采用湿法腐蚀工艺去除牺牲层
。
[0010]可选的，如权利要求1的芯片制备方法，其特征在于，在控制等离子体接触牺牲层之前，还包括：生成等离子体；
[0011]生成等离子体，包括：
[0012]控制气体输入至衬底背面；
[0013]将电场加载至气体，形成等离子体；
[0014]控制等离子体接触牺牲层，包括：
[0015]控制等离子体通过过孔并与牺牲层接触
。
[0016]可选的，控制等离子体与牺牲层接触的时间为4～
10s。
[0017]可选的，控制气体的流速为
10
～
100ml/min。
[0018]可选的，控制电场的功率为
300
～
800w。
[0019]可选的，采用干法刻蚀设备生成等离子体并控制等离子体接触牺牲层
。
[0020]可选的，在衬底的正面形成导电结构，包括：
[0021]在衬底正面形成图形化的牺牲层；
[0022]在牺牲层的表面牺牲层的表面形成结构层，结构层的端部与衬底连接；
[0023]在结构层的表面形成图形化的金属层
。
[0024]可选的，湿法工艺采用的溶液包括氢氟酸
、
缓冲氧化物刻蚀液
。
[0025]可选的，牺牲层的材质包括：氧化硅
、
掺杂有磷或者硼的氧化硅
。
[0026]可选的，结构层的材质包括多晶硅
、
单晶硅
。
[0027]本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
[0028]本申请实施例提供的芯片制备方法，在干法刻蚀出过孔之后，通过等离子束与牺牲层接触，将牺牲层上残留的电荷进行中和，从而在将芯片浸于湿法工艺的腐蚀液体中进行去除的过程中，避免在腐蚀过程中，使得金属，结构层，牺牲层和腐蚀液形成原电池回路导通，从而避免金属层
、
结构层以及腐蚀液体形成原电池结构，导致金属层与结构层的连接处被腐蚀的问题，进而实现足够的浸泡时间以充分去除牺牲层的同时，保证金属层与结构层之间的电连接关系不被破坏，从而提升芯片产品的良品率与可靠性
。
[0029]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的
、
特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式
。
附图说明
[0030]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了
。
附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制
。
而且在整个附图中，用相同的参考符号表示相同的部件
。
在附图中：
[0031]图1为本申请实施例提供的芯片上牺牲层支撑结构性薄膜示意图；
[0032]图2为本申请实施例提供的芯片背面释放孔示意图；
[0033]图3为本申请实施例提供的芯片产生电化学腐蚀示意图；
[0034]图4为本申请实施例提供的芯片上牺牲层未完全去除示意图；
[0035]图5为本申请实施例提供的芯片制备方法流程图；
[0036]图6为本申请实施例提供的芯片上牺牲层完全去除示意图；
[0037]图7为本申请实施例提供的芯片未发生电化学腐蚀示意图；
[0038]其中，1为衬底，
101
为释放孔，2为牺牲层，3为结构性薄膜，4为金属
。
具体实施方式
[0039]下面将参照附图更详细地描述本公开的示例性实施例
。
[0040]在附图中示出了根据本申请实施例的各种结构示意图
。
这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节
。
图中所示出的各种区域
、
层的形状以及它们之间的相对大小
、
位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状
、
大小
、
相对位置的区域
/
层
。
[0041]在本公开的上下文中，当将一层
/
元件称作位于另一层
/
元件“上”时，该层
/
元件可以直接位于该另一层
/
元件上，或者它们之间可以存在居中层
/
元件
。
另外，如果在一种朝向中一层
/
元件位于另一层
/
元件“上”，那么当调转朝向时，该层
/
元件可以位于该另一层
/
元件“下”。
在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示
。
[0042]为了更好地理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行
详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合
。
[0043]很多
MEMS
产品中都会用到湿法释放工艺，如图1所示，制备芯片时，先在衬底1上长一些牺牲层2的材料作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片制备方法，其特征在于，包括：在衬底的正面形成导电结构，所述导电结构包括结构层
、
金属层以及牺牲层，所述结构层的端部与所述衬底连接，所述牺牲层填充于所述结构层和所述衬底之间的间隙内，所述金属层与所述结构层电连接；采用干法刻蚀工艺在所述衬底的背面形成过孔，所述过孔连通至所述牺牲层；控制等离子体接触所述牺牲层；采用湿法腐蚀工艺去除所述牺牲层
。2.
如权利要求1所述的芯片制备方法，其特征在于，在控制等离子体接触所述牺牲层之前，还包括：生成所述等离子体；所述生成所述等离子体，包括：控制气体输入至所述衬底背面；将电场加载至所述气体，形成所述等离子体；所述控制等离子体接触所述牺牲层，包括：控制所述等离子体通过所述过孔并与所述牺牲层接触
。3.
如权利要求2所述的芯片制备方法，其特征在于，控制所述等离子体与所述牺牲层接触的时间为4～
10s。4.
如权利要求2所述的芯片制备方法，其特征在于，控制所述气体的流速为
10
～
100ml/min。5.
...

【专利技术属性】
技术研发人员：王飞飞，王晓霞，徐宝盈，徐琦，李占猛，祁富荣，杨志政，
申请(专利权)人：赛莱克斯微系统科技北京有限公司，
类型：发明
国别省市：