用于改进的套刻的夹具电极修改制造技术

提供了一种用于制造静电夹具的系统

【技术实现步骤摘要】
【国外来华专利技术】用于改进的套刻的夹具电极修改
[0001]相关申请的交叉引用
[0002]本申请要求于
2021
年3月
18
日提交的美国临时专利申请号
63/162,759
的优先权，该申请通过引用整体并入本文
。


[0003]本公开涉及静电晶片夹具以及用于形成和修改静电晶片夹具中包括的电极结构的方法
。

技术介绍

[0004]光刻设备是一种将期望图案施加到衬底上
、
通常施加到衬底的目标部分上的机器
。
光刻设备可以用于例如集成电路
(IC)
的制造中
。
在这种情况下，可以使用图案化装置
(
可互换地称为掩模或掩模版
)
来生成要在正在形成的
IC
的单个层上形成的电路图案
。
该图案可以转印到衬底
(
例如，硅晶片
)
上的目标部分
(
例如，包括一个或若干管芯的一部分
)
上
。
图案的转印通常经由成像到设置在衬底上的辐射敏感材料层
(
例如，抗蚀剂
)
上
。
通常，单个衬底将包含被连续图案化的相邻目标部分的网络
。
传统的光刻设备包括所谓的步进器和所谓的扫描仪，在步进器中，通过一次将整个图案曝光到目标部分上来照射每个目标部分，而在扫描仪中，通过在给定方向
(“扫描”方向
)
上通过辐射束扫描图案同时在与该扫描方向平行或反平行
(
例如，相反
)
的方向上同步扫描目标部分来照射每个目标部分
。
还可以通过将图案压印到衬底上来将图案从图案化装置转印到衬底
。
[0005]随着半导体制造工艺的不断进步，电路元件的尺寸不断减小，而每个器件的功能元件
(
诸如晶体管
)
的数目几十年遵循通常称为摩尔定律的趋势一直在稳步增加
。
为了跟上摩尔定律，半导体行业正在追逐能够创造越来越小特征的技术
。
为了在衬底上投影图案，光刻设备可以使用电磁辐射
。
该辐射的波长决定了在衬底上图案化的特征的最小尺寸
。
目前使用的典型波长为：深紫外
(DUV)
辐射系统中的
365nm(i
‑
line)、248nm
和
193nm
；极紫外
(EUV)
辐射系统中的
13.5nm。EUV
辐射
(
例如，波长为大约
50
纳米
(nm)
或更小的电磁辐射
(
有时也称为软
x
射线
)
，并且包括波长为大约
13.5nm
的光
)
可以在光刻设备中使用或与光刻设备一起使用，以在衬底
(
例如，硅晶片
)
中或其上产生极小的特征
。
与使用例如波长为
193nm
的辐射的光刻设备相比，使用波长在
4nm
至
20nm
范围内
(
例如，
6.7nm
或
13.5nm)
的
EUV
辐射的光刻设备可以用于在衬底上形成更小的特征
。
[0006]要求并且保持衬底台的表面上的摩擦学性能
(
例如，摩擦
、
硬度
、
磨损等
)
是可取的
。
在一些情况下，晶片夹具可以设置在衬底台的表面上
。
晶片夹具可以是例如用于
DUV
辐射系统中的真空夹具或用于
EUV
辐射系统的静电夹具
。
衬底台或附接到其的晶片夹具具有由于光刻和量测工艺的精度要求而难以满足的表面水平公差
。
与其表面积的宽度
(
例如，
>100.0
毫米
(mm)
宽
)
相比相对较薄
(
例如，
<1.0mm
厚
)
的晶片
(
例如，半导体衬底
)
对衬底台的不均匀性特别敏感
。
此外，接触的超光滑表面可能会粘在一起，当衬底必须与衬底台分离时，这可能会带来问题
。
为了降低与晶片对接的表面的光滑度，衬底台或晶片夹具的表面可
以包括通过对衬底进行图案化和蚀刻而形成的突节
。
然而，由于突节施加到晶片的力
、
静电夹持
、
回充气体压力
、
晶片刚度和重力的组合，晶片可能在位于突节之间的区域中下垂
。

技术实现思路

[0007]本公开描述了用于制造静电夹具的系统
、
装置和方法的各个方面，该静电夹具具有经修改的电极层，用于增加晶片平坦度并且减少套刻误差和突节间晶片凹陷
。
[0008]在一些方面，本公开描述了一种装置
(
例如，晶片夹具
)。
该装置可以包括介电层，该介电层包括被配置为支撑物体的多个突节
。
该装置还可以包括静电层，该静电层包括一个或多个电极
。
静电层可以被配置为响应于一个或多个电压施加到一个或多个电极而生成静电力以将物体静电夹持到多个突节
。
介电层的第一区域中静电力的第一大小可以不同于介电层的第二区域中静电力的第二大小
。
[0009]在一些方面，静电层可以包括静电片，该静电片包括多个孔径，该多个孔径被配置为接纳多个突节，使得多个突节与静电片的多个孔径对齐
。
[0010]在一些方面，该装置还可以包括另一介电层
、
包括介电层的第一玻璃衬底
、
以及包括静电层和另一介电层的第二玻璃衬底
。
在一些方面，静电层可以竖直设置在介电层与另一介电层之间
。
[0011]在一些方面，介电层的第一区域可以与多个突节中的一个或多个突节水平相邻地设置
。
在一些方面，介电层的第二区域可以水平地设置在多个突节中的两个或更多个突节之间，但不与多个突节中的这两个或更多个突节水平相邻
。
[0012]在一些方面，静电力可以包括静电夹持压力
。
在一些方面，介电层的第一区域中静电夹持压力的第一大小可以大于介电层的第二区域中静电夹持压力的第二大小
。
[0013]在一些方面，静电层的一个或多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种装置，包括：介电层，包括被配置为支撑物体的多个突节；以及静电层，包括一个或多个电极；其中：所述静电层被配置为响应于向所述一个或多个电极施加一个或多个电压而生成静电力以将所述物体静电夹持到所述多个突节；并且所述介电层的第一区域中所述静电力的第一大小不同于所述介电层的第二区域中所述静电力的第二大小
。2.
根据权利要求1所述的装置，其中所述静电层包括静电片，所述静电片包括多个孔径，所述多个孔径被配置为接纳所述多个突节，使得所述多个突节与所述静电片的所述多个孔径对齐
。3.
根据权利要求1所述的装置，还包括：另一介电层；第一玻璃衬底，包括所述介电层；以及第二玻璃衬底，包括所述静电层和所述另一介电层；其中所述静电层竖直设置在所述介电层与所述另一介电层之间
。4.
根据权利要求1所述的装置，其中：所述介电层的所述第一区域与所述多个突节中的一个或多个突节水平相邻地设置；并且所述介电层的所述第二区域水平地设置在所述多个突节中的两个或更多个突节之间，但不与所述多个突节中的所述两个或更多个突节水平相邻
。5.
根据权利要求1所述的装置，其中：所述静电力包括静电夹持压力；并且所述介电层的所述第一区域中所述静电夹持压力的第一大小大于所述介电层的所述第二区域中所述静电夹持压力的第二大小
。6.
根据权利要求1所述的装置，其中：所述静电层的所述一个或多个电极的第一部分设置在第一水平面中；所述静电层的所述一个或多个电极的第二部分设置在不同于所述第一水平面的第二水平面中；和
/
或所述介电层的所述第一区域的第一厚度大于所述介电层的所述第二区域的第二厚度
。7.
根据权利要求1所述的装置，其中：所述静电层包括与所述介电层的所述第一区域竖直相邻设置的电极；并且所述静电层不包括与所述介电层的所述第二区域竖直相邻设置的电极
。8.
一种方法，包括：形成介电层，所述介电层包括用于支撑物体的多个突节；形成静电层，所述静电层包括一个或多个电极；以及响应于向所述一个或多个电极施加一个或多个电压而使用所述静电层生成静电力以将所述物体静电夹持到所述多个突节，其中所述介电层的第一区域中所述静电力的第一...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：ASML，
类型：发明
国别省市：