用于三维存储器的多管芯峰值功率管理制造技术

本公开内容涉及用于三维存储器的多管芯峰值功率管理，并且公开了存储器管芯上的峰值功率管理

【技术实现步骤摘要】
用于三维存储器的多管芯峰值功率管理
[0001]本申请是申请日为
2020
年8月
26
日
、
专利技术名称为“用于三维存储器的多管芯峰值功率管理”的专利申请
202080001933.6
的分案申请
。


[0002]本公开一般涉及半导体
，并且更具体地，涉及用于存储系统中的峰值功率管理的电路设计和方法
。

技术介绍

[0003]在许多服务器和移动设备中，
NAND
存储系统由于其高存储密度和相对低的访问延迟而被广泛用作主要的非易失性存储设备
。
然而，高密度存储系统
(
例如，三维
(3D)NAND
存储系统
)
的性能通常受到其可以使用的最大功率量的限制
。
当前，由
NAND
存储系统的各种存储器管芯执行的消耗高功率的操作
(
即，峰值功率操作
)
可以通过系统控制器交错
。
仅有限数量的峰值功率操作可以同时执行
。
这种方法会导致系统负载增加
。
可以建立不同存储器管芯之间的通信以协调峰值功率操作
。
然而，这些通信可能依赖于复杂的控制电路，该控制电路需要每个存储器管芯上的多个接触焊盘
。
因此，有必要优化用于峰值功率操作的控制电路，并减少每个存储器管芯上的接触焊盘的数量
。
专利
技术实现思路

[0004]本公开的目的是提供用于存储器存储系统的有效峰值功率管理
。
根据本公开的峰值功率管理
(PPM)
电路可以控制执行峰值功率操作的存储器管芯的数量和时序
。
通过每个存储器管芯上的单个接触焊盘，可以以降低的成本为
PPM
电路建立管芯到管芯的通信
。
同时，本公开中提供的
PPM
方法可以容易地实施
。NAND
存储系统的性能可以通过平衡多管芯操作和功耗来优化
。
[0005]本公开的一方面提供了一种存储器管芯上的峰值功率管理
(PPM)
电路
。PPM
电路包括并联布置的第一晶体管和第二晶体管，其中，第一晶体管和第二晶体管各自具有分别电连接到第一电源和第二电源的漏极端子
。PPM
电路还包括具有电连接到第一晶体管和第二晶体管的相应源极端子的第一端子的电阻器
。PPM
电路还包括存储器管芯上的第一接触焊盘，第一接触焊盘通过管芯到管芯连接而电连接到不同存储器管芯上的第二接触焊盘
。PPM
电路还包括第三晶体管，第三晶体管具有电连接到电阻器的第二端子的漏极端子
、
以及电连接到第一接触焊盘的源极端子
。
[0006]在一些实施例中，
PPM
电路还包括放大器，放大器具有电连接到第三晶体管的漏极端子的输入端子
。
在一些实施例中，放大器是比较器
。
[0007]在一些实施例中，第一晶体管和第二晶体管是
p
沟道金属氧化物半导体场效应晶体管
(MOSFET)。
[0008]在一些实施例中，第三晶体管是
n
沟道金属氧化物半导体场效应晶体管
(MOSFET)。
[0009]在一些实施例中，
PPM
电路还包括电流源，电流源被配置为基于流过电流源的下拉
电流来控制存储器管芯上的峰值功率操作器件
。
[0010]在一些实施例中，
PPM
电路还包括第四晶体管，第四晶体管与电流源和第一接触焊盘电连接
。
[0011]在一些实施例中，第一接触焊盘通过引线键合电连接到不同存储器管芯上的第二接触焊盘，管芯到管芯连接具有金属引线
。
[0012]在一些实施例中，第一接触焊盘通过倒装芯片键合或管芯到管芯键合而电连接到不同存储器管芯上的第二接触焊盘，管芯到管芯连接具有金属或导电材料
。
[0013]本公开的另一方面提供了一种用于具有一个或多个存储器管芯的存储器芯片的峰值功率管理
(PPM)
的方法，其中，一个或多个存储器管芯中的每个存储器管芯包括峰值功率管理
(PPM)
电路
。PPM
的方法包括：对存储器芯片中的选定存储器管芯执行第一管理阶段，并且对选定存储器管芯执行第二管理阶段
。
执行第一管理阶段包括：将
PPM
电路中的接触焊盘的电位与第一预定电压进行比较，其中，接触焊盘与不同存储器管芯的第二接触焊盘电连接
。
执行第一管理阶段还包括：当接触焊盘的电位高于第一预定电压时，将电连接到
PPM
电路中的接触焊盘的电流源的下拉电流设置为与对选定存储器管芯的峰值功率操作对应的估计峰值功率电流
。
执行第二管理阶段包括：将接触焊盘的电位与低于第一预定电压的第二预定电压进行比较，并且当接触焊盘的电位低于第二预定电压时，将流过电连接到
PPM
电路中的接触焊盘的电阻器的总电流与在选定存储器管芯上允许的最大电流进行比较
。
执行第二管理阶段还包括：当总电流小于最大电流时，对选定存储器管芯执行峰值功率操作
。
[0014]在一些实施例中，
PPM
的方法还包括在执行第一管理阶段与执行第二管理阶段之间添加时间延迟，其中，时间延迟对于不同存储器管芯是不同的
。
[0015]在一些实施例中，
PPM
的方法还包括当接触焊盘的电位不低于第二预定电压时，重复对接触焊盘的电位与第二预定电压的比较
。
[0016]在一些实施例中，执行第二管理阶段还包括当总电流不小于最大电流时，将电流源的下拉电流设置为空闲电流
。
[0017]在一些实施例中，
PPM
的方法还包括检查接触焊盘的电位的上升沿，以及如果未检测到接触焊盘的电位的上升沿或者没有达到预定最大时间，则重复对接触焊盘的电位的上升沿的检查
。
[0018]在一些实施例中，
PPM
的方法还包括当检测到接触焊盘的电位的上升沿或达到预定最大时间时，添加第二时间延迟，其中，第二时间延迟对于一个或多个存储器管芯中的每一个是不同的
。
[0019]在一些实施例中，执行第一管理阶段还包括当接触焊盘的电位不高于第一预定电压时，将接触焊盘的电位与第二预定电压进行比较
。
[0020]在一些实施例中，
PPM
的方法还包括如果接触焊盘的电位低于第二预定电压，则将总电流与最大电流减去估计峰值功率电流的差进行比较
。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种存储器管芯上的峰值功率管理电路，包括：第一晶体管，所述第一晶体管与第一电源连接，并在导通时从所述第一电源提供第一电流；第二晶体管，所述第二晶体管与第二电源连接，并在导通时从所述第二电源提供第二电流；其中，所述第二晶体管与所述第一晶体管并联，并均与第一节点
(318)
连接；电阻器，所述电阻器的一端与所述第一节点
(318)
连接；第一接触焊盘，所述第一接触焊盘与所述电阻器的另一端连接；第四晶体管，所述第四晶体管与所述第一接触焊盘连接，并被配置为调节从所述第一接触焊盘流过所述第四晶体管的下拉电流
。2.
根据权利要求1所述的峰值功率管理电路，还包括：放大器，所述放大器具有连接到第二节点
(322)
的输入端子；其中，所述电阻器的另一端和所述第一接触焊盘均连接至所述第二节点
(322)。3.
根据权利要求2所述的峰值功率管理电路，其中，所述放大器是比较器
。4.
根据权利要求1所述的峰值功率管理电路，其中，所述第一晶体管和所述第二晶体管是
p
沟道金属氧化物半导体场效应晶体管
(MOSFET)。5.
根据权利要求1所述的峰值功率管理电路，其中，所述第四晶体管是
n
沟道金属氧化物半导体场效应晶体管
(MOSFET)。6.
根据权利要求1所述的峰值功率管理电路，还包括：电流源，所述电流源连接到所述第四晶体管，并被配置为基于流过所述电流源的下拉电流来控制所述存储器管芯上的峰值功率操作器件
。7.
根据权利要求1所述的峰值功率管理电路，还包括：第三晶体管，所述第三晶体管分别与所述电阻器的另一端和所述第一接触焊盘连接
。8.
根据权利要求7所述的峰值功率管理电路，其中，所述第三晶体管被配置为当第一晶体管导通时，将所述接触焊盘的电位钳位至预设电位
。9.
根据权利要求7所述的峰值功率管理电路，其中，所述第三晶体管是
n
沟道金属氧化物半导体场效应晶体管
(MOSFET)。10.
根据权利要求1所述的峰值功率管理电路，其中，所述第一接触焊盘连接到不同存储器管芯上的第二接触焊盘
。11.
根据权利要求
10
所述的峰值功率管理电路，其中，所述第一接触焊盘通过管芯到管芯连接而连接到所述不同存储器管芯上的所述第二接触焊盘
。12.
根据权利要求
11
所述的峰值功率管理电路，其中，所述第一接触焊盘通过引线键合连接到所述不同存储器管芯上的所述第二接触焊盘，所述管芯到管芯连接包括金属引线
。13.
根据权利要求
11
所述的峰值功率管理电路，其中，所述第一接触焊盘通过倒装芯片键合或管芯到管芯键合而连接到所述不同存储器管芯上的所述第二接触焊盘，所述管芯到管芯连接包括金属或导电材料
。14.
根据权利要求1所述的峰值功率管理电路，其中，所述电阻器被配置为提供流过所述电阻器的总电流的测量，所述总电流是所述第一电流和所述第二电流的总和
。15.
根据权利要求1所述的峰值功率管理电路，其中，所述第二晶体管保持导通
。16.
根据权利要求1所述的峰值功率管理电路，其中，所述第一电流大于所述第二电流
。
17.
一种存储系统，包括：控制器；和一个或多个存储器芯片，与所述控制器连接，每个所述存储器芯片包括一个或多个存储器管芯，其中，所述一个或多个存储器管芯中的至少一个具有峰值功率管理电路，所述峰值功率管理电路包括：第一晶体管，所述第一晶体管与第一电源连接，并在导通时从所述第一电源提供第一电流；第二晶体管，所述第二晶体管与第二电源连接，并在导通时从所述第二电源提供第二电流；其中，所述第二晶体管与所述第一晶体管并联，并均与第一节点
(318)
连接；电阻器，所述电阻器的一端与所述第一节点
(318)
连接；接触焊盘，所述第一接触焊盘与所述电阻器的另一端连接；和第四晶体管，所述第四晶体管与所述第一接触焊盘连接，并被配置为调节从所述第一接触焊盘流过所述第四晶体管的下拉电流
。18.
根据权利要求
17
所述的存储系统，其中，所述一个或多个存储器管芯中的多个分别具有所述峰值功率管理电路，一个存储器管芯上的所述峰值功率管理电路的接触焊盘与不同的另一个存储器管芯上的峰值功率管理电路的接触焊盘连接
。19.
根据权利要求
17
所述的存储系统，其中，所述一个或多个存储器管芯中的每一个具有所述峰值功率管理电路，各个所述峰值功率管理电路的接触焊盘两两连接，各个所述峰值功率管理电路的接触焊盘构成串联结构
。20.
根据权利要求
18
或
19
所述的存储系统，其中，一个所述存储器管芯上的所述峰值功率管理电路的接触焊盘通过管芯到管芯连接而连接到不同的另一个所述存储器管芯上的峰值功率管理电路的接触焊盘
。21.
根据权利要求
20
所述的存储系统，其中，一个所述存储器管芯上的所述峰值功率管理电路的接触焊盘通过引线键合而连接到不同的另一个所述存储器管芯上的峰值功率管理电路的接触焊盘，所述管芯到管芯连接包括金属引线
。22.
根据权利要求
20
所述的存储系统，其中，一个所述存储器管芯上的所述峰值功率管理电路的接触焊盘通过倒装芯片键合或管芯到管芯键合而连接到不同的另一个所述存储器管芯上的峰值功率管理电路的接触焊盘，所述管芯到管芯连接包括金属或导电材料
。23.
根据权利要求
17
所述的存储系统，其中，所述峰值功率管理电路还包括：放大器，所述放大器具有连接到第二节点
(322)
的输入端子；其中，所述电阻器的另一端和所述第一接触焊盘均连接至所述第二节点
(322)。24.
根据权利要求
23
所述的存储系统，其中，所述放大器是比较器
。25.
根据权利要求
17
所述的存储系统，其中，所述第一晶体管和所述第二晶体管是...

【专利技术属性】
技术研发人员：汤强，J，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：