电压生成电路以及半导体存储装置制造方法及图纸

实施方式提供能够抑制面积的增加以及消耗电流量的增加并且抑制输出电压的波动的大小的增大的电压生成电路以及具备该电压生成电路的半导体存储装置。实施方式的电压生成电路具备：多个电荷泵，各自与第一节点连接；以及控制电路，基于上述第一节点的电压满足条件的期间，对上述多个电荷泵中的设为有效的电荷泵的数量进行控制。的数量进行控制。的数量进行控制。

【技术实现步骤摘要】
电压生成电路以及半导体存储装置
[0001]相关申请
[0002]本申请享受以日本专利申请2022
‑
47396号(申请日：2022年3月23日)为基础申请的优先权。本申请通过参考此基础申请而包括基础申请的全部内容。


[0003]实施方式涉及电压生成电路以及半导体存储装置。

技术介绍

[0004]作为包括非易失性地存储数据的存储单元的半导体存储装置，已知有NAND闪存。在半导体存储装置中，通过电压生成电路对与存储单元连接的各种布线供给电压。

技术实现思路

[0005]实施方式提供能够抑制面积的增加以及消耗电流量的增加并且抑制输出电压的波动的大小的增大的电压生成电路以及具备该电压生成电路的半导体存储装置。
[0006]实施方式的电压生成电路具备：多个电荷泵，各自与第一节点连接；以及控制电路，基于上述述第一节点的电压满足条件的期间，对上述述多个电荷泵中的设为有效的电荷泵的数量进行控制。
附图说明
[0007]图1是表示包括实施方式的半导体存储装置的存储系统的结构的一例的框图。
[0008]图2是用于说明实施方式的半导体存储装置的存储单元阵列的结构的一例的电路图。
[0009]图3是用于说明实施方式的半导体存储装置的存储单元阵列的结构的一例的剖视图。
[0010]图4是表示实施方式的电压生成电路以及定序器的结构的一例的电路图。
[0011]图5是用于说明实施方式的电压生成电路所包括的电荷泵的结构的一例的电路图。
>[0012]图6是用于说明实施方式的第一动作例中的电压生成电路的动作的状态转变图。
[0013]图7是用于说明实施方式的第一动作例中的电压生成电路的动作的时序图。
[0014]图8是用于说明实施方式的第二动作例中的电压生成电路的动作的状态转变图。
[0015]图9是用于说明实施方式的第二动作例中的电压生成电路的动作的时序图。
[0016]图10是表示第一变形例的电压生成电路以及定序器的结构的一例的电路图。
[0017]图11是用于说明第一变形例中的电压生成电路的动作的状态转变图。
[0018]图12是用于说明第一变形例中的电压生成电路的动作的时序图。
[0019]图13是表示第二变形例的电压生成电路的结构的一例的电路图。
具体实施方式
[0020]以下，参照对实施方式进行说明。另外，在以下的说明中，对于具有相同的功能以及结构的构成要素，标注共同的参照附图标记。
[0021]1.实施方式
[0022]1.1结构
[0023]1.1.1存储系统
[0024]使用图1对存储系统的结构进行说明。图1是表示包括实施方式的半导体存储装置的存储系统的结构的一例的框图。
[0025]存储系统3例如是SDTM卡那样的存储卡、UFS(universal flash storage，通用闪存存储器)以及SSD(solid state drive：固态驱动器)。存储系统3包括半导体存储装置1及存储器控制器2。存储系统3构成为能够与未图示的外部的主机设备连接。
[0026]存储器控制器2例如由SoC(system
‑
on
‑
a
‑
chip，片上系统)这样的集成电路构成。存储器控制器2基于来自主机设备的请求来控制半导体存储装置1。具体而言，例如，存储器控制器2将从主机设备请求写入的数据写入半导体存储装置1。另外，存储器控制器2从半导体存储装置1读出从主机设备请求读出的数据并发送至主机设备。
[0027]半导体存储装置1例如是NAND型闪存。半导体存储装置1非易失性地存储数据。
[0028]半导体存储装置1与存储器控制器2的通信例如依据SDR(single data rate,单倍数据倍率)接口、双倍数据速率(double data rate)接口、或ONFI(Open NAND flash interface，开放式NAND闪存接口)。
[0029]1.1.2半导体存储装置
[0030]接着，参照图1所示的框图，对半导体存储装置1的内部结构进行说明。半导体存储装置1例如具备存储单元阵列10、指令寄存器11、地址寄存器12、定序器13、电压生成电路14、行解码器模块15、读出放大器模块16及温度传感器17。
[0031]存储单元阵列10包括多个区块BLK0～BLKn(n为1以上的整数)。区块BLK是能够非易失性地存储数据的多个存储单元的集合。区块BLK例如被用作数据的擦除单位。另外，在存储单元阵列10中设置有多条位线及多条字线。1个存储单元例如与1条位线和1条字线建立关联。
[0032]指令寄存器11保持由半导体存储装置1从存储器控制器2接收到的指令CMD。指令CMD例如包括使定序器13执行读出动作、写入动作及擦除动作等的命令。
[0033]地址寄存器12保持由半导体存储装置1从存储器控制器2接收到的地址信息ADD。地址信息ADD例如包括页地址PA、区块地址BA以及列地址CA。例如，页地址PA、区块地址BA以及列地址CA分别被使用于字线、区块BLK及位线的选择。
[0034]定序器13控制半导体存储装置1整体的动作。例如，定序器13基于被保持于指令寄存器11的指令CMD来控制电压生成电路14、行解码器模块15及读出放大器模块16等的动作。由此，执行读出动作、写入动作及擦除动作等。
[0035]电压生成电路14基于来自定序器13的指示，生成在读出动作、写入动作及擦除动作等中使用的电压。并且，电压生成电路14例如基于被保持于地址寄存器12的页地址PA，对与所选择的字线对应的信号线施加所生成的电压。另外，电压生成电路14例如生成温度传感器17的电源电压。并且，电压生成电路14对温度传感器17施加所生成的电压。
[0036]行解码器模块15被保持于地址寄存器12的区块地址BA，选择对应的存储单元阵列10内的1个区块BLK。并且，行解码器模块15将例如施加于与所选择的字线对应的信号线的电压传输至所选择的区块BLK内的所选择的字线。
[0037]读出放大器模块16在写入动作中，将从存储器控制器2接收到的写入数据传输至存储单元阵列10。另外，读出放大器模块16在读出动作中，基于位线的电压来执行存储于存储单元的数据的判定。读出放大器模块16将该判定的结果作为读出数据DAT传输至存储器控制器2。
[0038]温度传感器17检测半导体存储装置1的温度。温度传感器17生成基于检测出的温度的温度信息。温度传感器17将所生成的温度信息发送至定序器13。温度信息例如在写入动作、读出动作及擦除动作时，被用于指示以使定序器13对在电压生成电路14中生成的电压进行校正。
[0039]1.1.3存储单元阵列的电路结构
[0040]使用图2对存储单元阵列10的电路结构的一例进行说明。图2是表示实施方式的半导体存储装置所具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压生成电路，具备：多个电荷泵，分别与第一节点连接；以及控制电路，基于所述第一节点的电压满足条件的期间，对所述多个电荷泵中的设为有效的电荷泵的数量进行控制。2.根据权利要求1所述的电压生成电路，所述控制电路构成为，在将所述多个电荷泵中的至少2个电荷泵设为有效的状态下，基于所述第一节点的电压被维持为第一电压以上的第一期间，减少所述多个电荷泵中的设为有效的电荷泵的数量。3.根据权利要求2所述的电压生成电路，所述控制电路构成为，在将所述多个电荷泵中的至少1个电荷泵设为为非有效的状态下，基于所述第一节点的电压被维持为小于所述第一电压的第二期间，增加所述多个电荷泵中的设为非有效的电荷泵的数量。4.根据权利要求3所述的电压生成电路，所述第一期间以及所述第二期间是基于时钟信号的期间。5.根据权利要求3所述的电压生成电路，所述控制电路构成为，在所述第一节点的电压小于比所述第一电压小的第二电压的情况下，使所述多个电荷泵都成为设为有效的电荷泵。6.根据权利要求5所述的电压生成电路，所述电压生成电路还具备：第一电阻，具有与所述第一节点连接的第一端、以及与第二节点连接的第二端；第二电阻，具有与所述第二节点连接的第一端；以及第一运算放大器，具有与所述第二节点连接的第一端、以及被施加第三电压的第二端，所述第一运算放大器将所述第二节点的电压与所述第三电压之间的第一比较结果输出至所述控制电路，所述第一期间以及所述第二期间是基于所述第一比较结果的期间。7.根据权利要求6所述的电压生成电路，所述第三电压是在所述第一节点的电压与所述第一电压相同的情况下的所述第二节点的电压。8.根据权利要求6所述的电压生成电路，所述电压生成电路还具备：第三电阻，将所述第一节点与所述第一电阻串联连接，具有...

【专利技术属性】
技术研发人员：藤本巧，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：