翻转控制电路制造技术

本申请公开了一种翻转控制电路

【技术实现步骤摘要】
翻转控制电路、存储电路及存储器


[0001]本申请涉及存储器
，具体涉及一种翻转控制电路
、
存储电路及存储器
。

技术介绍

[0002]存储器是用于暂时存储或者长期存储数据的电子
、
磁
、
激光
、
化学等产品的统称
。
在设计存储器时，为了确保数据的准确性和一致性，避免数据的丢失或损坏，通常要求存储器的读写顺序是先读后写
。
[0003]在进行写操作时，如果写入的数据与读出的数据一致，则可以快速将数据写入存储器的存储单元中，但是，如果写入的数据与读出的数据不一致，则需要把读出的数据翻转后再写入到存储单元，而数据翻转必然会使写入速度变慢
。
[0004]相关技术中采用放大器来加快数据翻转的速度，但是，如果数据高电平和低电平之间的压差较大，在使用放大器加快高低电平的转换时需要将放大器内部的金属
‑
氧化物半导体场效应晶体管
(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor
，
MOSFET)
即
MOS
管尺寸设计的很大来提高其驱动能力，这就意味着需要牺牲存储器芯片的面积来换取电路功能
。

技术实现思路

[0005]鉴于以上问题，本申请提供一种翻转控制电路
、
存储电路及存储器，以解决上述技术问题
。
[0006]第一方面，本申请提供一种翻转控制电路，应用于存储电路，存储电路包括数据缓冲模块和局部放大模块，该翻转控制电路包括放大模块和电平翻转模块，放大模块通过第一互补位线对与电平翻转模块连接，电平翻转模块通过第一互补位线对与数据缓冲模块连接
、
以及通过第二互补位线对与局部放大模块连接；
[0007]放大模块，用于在存储电路执行写操作时，响应于高电平的使能信号将第一互补位线对中的第一左位线由执行读操作时的高电平下拉至低电平
、
以及将第一互补位线对中的第一右位线由执行读操作时的低电平上拉至高电平；
[0008]电平翻转模块，用于根据第一左位线的低电平和使能信号的反相信号将第二互补位线对中的第二左位线由执行读操作时的高电平下拉至低电平
。
[0009]在本申请一种可能的实现方式中，电平翻转模块包括第一翻转单元，第一翻转单元的第一端连接反相信号的输出端，第一翻转单元的第二端连接第一左位线，第一翻转单元的第三端连接第二左位线，第一翻转单元的第四端连接公共接地端；
[0010]第一翻转单元，用于根据第一左位线的低电平和反相信号导通，将第二左位线由高电平下拉至公共接地端的低电平
。
[0011]在本申请一种可能的实现方式中，第一翻转单元包括第一或非门和第一晶体管，第一或非门的第一输入端与反相信号的输出端连接，第一或非门的第二输入端与第一左位线连接，第一或非门的输出端与第一晶体管的控制端连接，第一晶体管的第一端与第二左
位线连接，第一晶体管的第二端与公共接地端连接
。
[0012]在本申请一种可能的实现方式中，电平翻转模块还包括第二翻转单元，第二翻转单元的第一端连接反相信号的输出端，第二翻转单元的第二端连接第一右位线，第二翻转单元的第三端连接第二互补位线对中的第二右位线，第二翻转单元的第四端连接公共接地端；
[0013]存储电路还包括传输门，传输门通过第一互补位线对与数据缓冲模块连接
、
以及通过第二互补位线对与局部放大模块连接；
[0014]第二翻转单元，用于根据第一右位线的高电平和反相信号关断，以使第二右位线基于传输门将读操作时的低电平上拉至第一右位线的高电平
。
[0015]在本申请一种可能的实现方式中，第二翻转单元包括第二或非门和第二晶体管，第二或非门的第一输入端与反相信号的输出端连接，第二或非门的第二输入端与第一右位线连接，第二或非门的输出端与第二晶体管的控制端连接，第二晶体管的第一端与第二右位线连接，第二晶体管的第二端与公共接地端连接
。
[0016]在本申请一种可能的实现方式中，放大模块包括反相单元和放大单元，反相单元的输入端与使能信号的输出端连接，反相单元的输出端连接放大单元的第一端，放大单元的第二端连接电源端，放大单元的第三端连接使能信号的输出端，放大单元的第四端连接公共接地端，放大单元的第五端连接第一左位线，放大单元的第六端连接第一右位线；
[0017]反相单元，用于对使能信号进行反相处理，得到反相信号输出至放大单元；
[0018]放大单元，用于根据反相信号和使能信号导通，将第一左位线下拉至低电平以及将第一右位线上拉至高电平
。
[0019]在本申请一种可能的实现方式中，放大单元包括第三晶体管
、
第四晶体管
、
第五晶体管
、
第六晶体管
、
第七晶体管和第八晶体管；
[0020]第三晶体管的控制端与反相单元的输出端连接，第三晶体管的第一端连接电源端，第三晶体管的第二端
、
第四晶体管的第一端以及第五晶体管的第一端互连；
[0021]第四晶体管的控制端
、
第六晶体管的控制端
、
第五晶体管的第二端和第七晶体管的第一端均与第一右位线连接；
[0022]第五晶体管的控制端
、
第七晶体管的控制端
、
第四晶体管的第二端和第六晶体管的第一端均与第一左位线连接；
[0023]第六晶体管的第二端
、
第七晶体管的第二端以及第八晶体管的第一端互连，第八晶体管的控制端连接使能信号的输出端，第八晶体管的第二端连接公共接地端
。
[0024]第二方面，本申请还提供一种存储电路，该存储电路包括数据缓冲模块
、
局部放大模块
、
传输门
、
存储单元和上述的翻转控制电路；
[0025]数据缓冲模块，用于在执行写操作时，将待写入数据输出至第一互补位线对；
[0026]翻转控制电路，用于响应于高电平的使能信号将第一互补位线对中的第一左位线由执行读操作时的高电平下拉至低电平
、
将第一互补位线对中的第一右位线由执行读操作时的低电平上拉至高电平
、
以及根据第一左位线的低电平和使能信号的反相信号将第二互补位线对中的第二左位线由执行读操作时的高电平下拉至低电平；
[0027]传输门，用于将第一右位线的高电平传输至第二互补位线对中的第二右位线，以使第二右位线由执行读操作时的低电平上拉至高电平；
[0028]局部放大模块，用于将第二左位线的低电平输出至第三互补位线对中的第三左位线
、
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种翻转控制电路，应用于存储电路，所述存储电路包括数据缓冲模块和局部放大模块，其特征在于：所述翻转控制电路包括放大模块和电平翻转模块，所述放大模块通过第一互补位线对与所述电平翻转模块连接，所述电平翻转模块通过所述第一互补位线对与所述数据缓冲模块连接
、
以及通过第二互补位线对与所述局部放大模块连接；所述放大模块，用于在所述存储电路执行写操作时，响应于高电平的使能信号将所述第一互补位线对中的第一左位线由执行读操作时的高电平下拉至低电平
、
以及将所述第一互补位线对中的第一右位线由执行读操作时的低电平上拉至高电平；所述电平翻转模块，用于根据所述第一左位线的低电平和所述使能信号的反相信号将所述第二互补位线对中的第二左位线由执行读操作时的高电平下拉至低电平
。2.
根据权利要求1所述的翻转控制电路，其特征在于，所述电平翻转模块包括第一翻转单元，所述第一翻转单元的第一端连接所述反相信号的输出端，所述第一翻转单元的第二端连接所述第一左位线，所述第一翻转单元的第三端连接所述第二左位线，所述第一翻转单元的第四端连接公共接地端；所述第一翻转单元，用于根据所述第一左位线的低电平和所述反相信号导通，将所述第二左位线由高电平下拉至所述公共接地端的低电平
。3.
根据权利要求2所述的翻转控制电路，其特征在于，所述第一翻转单元包括第一或非门和第一晶体管，所述第一或非门的第一输入端与所述反相信号的输出端连接，所述第一或非门的第二输入端与所述第一左位线连接，所述第一或非门的输出端与所述第一晶体管的控制端连接，所述第一晶体管的第一端与所述第二左位线连接，所述第一晶体管的第二端与所述公共接地端连接
。4.
根据权利要求2所述的翻转控制电路，其特征在于，所述电平翻转模块还包括第二翻转单元，所述第二翻转单元的第一端连接所述反相信号的输出端，所述第二翻转单元的第二端连接所述第一右位线，所述第二翻转单元的第三端连接所述第二互补位线对中的第二右位线，所述第二翻转单元的第四端连接所述公共接地端；所述存储电路还包括传输门，所述传输门通过所述第一互补位线对与所述数据缓冲模块连接
、
以及通过所述第二互补位线对与所述局部放大模块连接；所述第二翻转单元，用于根据所述第一右位线的高电平和所述反相信号关断，以使所述第二右位线基于所述传输门将读操作时的低电平上拉至所述第一右位线的高电平
。5.
根据权利要求4所述的翻转控制电路，其特征在于，所述第二翻转单元包括第二或非门和第二晶体管，所述第二或非门的第一输入端与所述反相信号的输出端连接，所述第二或非门的第二输入端与所述第一右位线连接，所述第二或非门的输出端与所述第二晶体管的控制端连接，所述第二晶体管的第一端与所述第二右位线连接，所述第二晶体管的第二端与所述公共接地端连接
。6.
根据权利要求1‑5任一项所述的翻转控制电路，其特征在于，所述放大模块包括反相单元和放大单元，所述反相单元的输入端与所述使能信号的输出端连接，所述反相单元的输出端连接所述放大单元的第一端，所述放大单元的第二端连接电源端，所述放大单元的第三端连接所述使能信号的输出端，所述放大单元的第四端连接公共接地端，所述放大单元的第五端连接所述第一左位线，所述放大单元的第六端连接所述第一右位线；
所述反相单元，用于对...

【专利技术属性】
技术研发人员：陈敦仁，王园春，吕震宇，程晓恬，方原，
申请(专利权)人：温州核芯智存科技有限公司，
类型：发明
国别省市：