A/D转换器和半导体设备制造技术

本公开涉及一种A/D转换器和半导体设备。根据一个实施例，A/D转换器包括：逐次逼近算法设置存储器，存储多个逐次逼近算法；算法选择单元，从多个逐次逼近算法中选择预定的逐次逼近算法；控制电路，基于所选择的预定的逐次逼近算法来生成比较值；DAC，根据该比较值来生成比较电压；以及比较器，进行模拟输入电压与比较电压之间的比较。控制电路根据由比较器基于所选择的预定的逐次逼近算法进行的比较的结果来生成比较值，并且根据由比较器进行一定次数的比较的结果来将模拟输入电压转换成数字信号，该次数等于数字信号的位数。该次数等于数字信号的位数。该次数等于数字信号的位数。

【技术实现步骤摘要】
A/D转换器和半导体设备
[0001]相关申请的交叉引用
[0002]本申请要求于2022年6月3日提交的日本专利申请No.2022
‑
090982的优先权，其内容通过引用并入本申请。


[0003]本公开涉及A/D转换器和半导体设备。

技术介绍

[0004]专利文献1(日本专利申请特开No.2003
‑
283336)公开了一种逐次逼近型A/D转换器。

技术实现思路

[0005]期望通过A/D转换器提高A/D转换的精度。
[0006]其他问题和新颖特征将从本说明书和附图的描述中显而易见。
[0007]根据一个实施例，A/D转换器包括：逐次逼近算法设置寄存器，存储多个逐次逼近算法；算法选择单元，从多个逐次逼近算法中选择预定的逐次逼近算法；控制电路，基于所选择的预定的逐次逼近算法来生成比较值；DAC，根据比较值来生成比较电压；以及比较器，进行模拟输入电压与比较电压之间的比较。控制电路：根据由比较器基于所选择的预定的逐次逼近算法而进行的比较的结果来生成比较值；以及根据由比较器进行至少一定次数的比较的结果，将模拟输入电压从转换成数字信号，该次数等于数字信号的位数。
[0008]根据一个实施例，一种半导体设备包括A/D转换器，该A/D转换器包括：逐次逼近算法设置寄存器，存储多个逐次逼近算法；算法选择单元，从多个逐次逼近算法中选择预定的逐次逼近算法；控制电路，基于所选择的预定的逐次逼近算法来生成比较值；DAC，根据比较值来生成比较电压；以及比较器，进行模拟输入电压与比较电压之间的比较。控制电路：根据由比较器基于所选择的预定的逐次逼近算法而进行的比较的结果来生成比较值；以及根据由比较器进行至少一定次数的比较的结果来将模拟输入电压转换成数字信号，该次数等于数字信号的位数。
[0009]根据上述实施例，可以提供一种能够提高A/D转换精度的A/D转换器和半导体设备。
附图说明
[0010]图1是示例了根据第一比较示例的A/D转换器的框图。
[0011]图2是示例了在根据第一比较示例的A/D转换器中通过二进制搜索算法而计算的A/D转换结果的图。
[0012]图3是示例了在比较方式上存在错误判定时，在根据第二比较示例的A/D转换器中通过二进制搜索而计算的A/D转换结果的图。
[0013]图4是示例了通过逐次逼近算法而计算的A/D转换结果的图，其通过在根据第二比较示例的A/D转换器中插入冗余循环来纠正错误判定。
[0014]图5是示例了逐次逼近算法在时钟上的A/D转换精度的图，其中横轴指示时钟频率，纵轴指示A/D转换精度。
[0015]图6是示例了逐次逼近算法在时钟上的A/D转换精度的图，其中横轴指示时钟频率，纵轴指示A/D转换精度。
[0016]图7是示例了根据实施例的概要的包括A/D转换器的半导体设备的框图。
[0017]图8是示例了根据实施例的概要的当通过设置A/D转换器中的时钟切换逐次逼近算法时A/D转换精度的图，其中横轴指示时钟频率，纵轴指示A/D转换精度。
[0018]图9是示例了被存储在根据第一实施例的包括A/D转换器的半导体设备中的存储单元中的设置表的图。
[0019]图10是示例了根据第一实施例的包括A/D转换器的半导体设备的框图。
[0020]图11是示例了根据第二实施例的包括A/D转换器的半导体设备的框图。
[0021]图12是示例了根据第二实施例的修改示例的包括A/D转换器的半导体设备的框图。
[0022]图13是示例了根据第三实施例的包括A/D转换器的半导体设备的框图。
具体实施方式
[0023]为了清楚解释，以下描述和附图被适当地省略和简化。而且，在每张附图中，相同的元件用相同的附图标记表示，必要时将省略对其的冗余描述。
[0024]首先，将描述根据第一比较示例和第二比较示例的模拟/数字转换器(简称为A/D转换器)和专利技术人发现的(多个)问题。此后，将描述根据(多个)实施例的A/D转换器和半导体设备。附带地，根据第一比较示例和第二比较示例的A/D转换器及其问题也被包括在实施例的技术概念范围内。
[0025](第一比较示例：逐次逼近型A/D转换器)
[0026]图1是示例了根据第一比较示例的A/D转换器的框图。如图1所示，比较示例的A/D转换器110包括采样保持电路111、DAC(数模转换器)112、比较器113和控制电路114。控制电路114具有逐次逼近寄存器115和加/减电路116。A/D转换器110依次将模拟输入电压Vin与由DAC 112生成的比较电压进行比较，以输出数字信号Dout。
[0027]采样保持电路111对输入的模拟输入电压Vin进行保持和采样。采样保持电路111将所采样的模拟输入电压Vin输出到比较器113。DAC 112将从控制电路114输出的待比较的数字值的比较值转换成模拟值，以生成比较电压。DAC 112将所生成的比较电压输出到比较器113。
[0028]比较器113将从采样保持电路111输出的模拟输入电压Vin和从DAC 112输出的比较电压进行比较。比较器113向控制电路114输出(多个)比较结果。控制电路114基于逐次逼近算法来生成(多个)比较值。另外，控制电路114基于逐次逼近算法，根据比较器113的比较结果，来生成比较值。此外，控制电路114基于逐次逼近算法，基于进行了对应于(等于)数字信号Dout的位数的次数的比较的(多个)结果，将模拟输入电压Vin转换成数字信号Dout。
[0029]逐次逼近算法指示由控制电路114生成的比较值是如何生成的。例如，在一般的逐
次逼近算法中，要加到比较值或从比较值中减去的变化量L从数字信号Dout的最大值的1/2起每1/2而依次改变。这样的逐次逼近算法被称为二进制搜索算法。
[0030]加/减电路116基于比较器113的比较结果，将变化量L加到比较值或从比较值中减去。逐次逼近寄存器115依次向DAC 112输出(多个)比较值，该比较值是通过加/减电路116加上/减去变化量L而获得的。因此，DAC112依次将比较值转换成比较电压。因此，比较器113将模拟输入电压Vin与比较电压进行比较。这种比较和比较值的加/减被重复有与数字信号Dout的位数一样多的次数。
[0031]图2是示例了在根据第一比较示例的A/D转换器110中通过二进制搜索算法而计算的A/D转换结果的图。如图2所示，当A/D转换器110将模拟输入电压Vin转换成4位数字信号Dout时，比较器113将模拟输入电压Vin和比较电压C1进行四次比较，作为比较C1和C2。
[0032]首先，在第一比较C1中，加/减电路116相对于比较值的初始值增加变化量L1。相对于初始值的变化量L1为数字信号Dout的最大值的1/2。因此，逐次逼近寄存器115生成数字信号Dout的最大值的1/2作为比较值。例如，在4位数字信号Dout的情况下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种A/D转换器，包括：逐次逼近算法设置寄存器，存储多个逐次逼近算法；算法选择单元，从所述多个逐次逼近算法中选择预定的逐次逼近算法；控制电路，基于所选择的所述预定的逐次逼近算法来生成比较值；DAC，根据所述比较值来生成比较电压；以及比较器，进行模拟输入电压与所述比较电压之间的比较，以及其中所述控制电路：根据由所述比较器基于所选择的所述预定的逐次逼近算法而进行的比较的结果，生成所述比较值；以及根据由所述比较器进行的至少一定次数的比较的结果，将所述模拟输入电压转换成数字信号，该次数等于所述数字信号的位数。2.根据权利要求1所述的A/D转换器，还包括：时钟设置寄存器，输出时钟频率信息，所述时钟频率信息指示操作定时，其中所述算法选择单元基于从所述时钟设置寄存器输出的所述频率信息来选择所述预定的逐次逼近算法。3.根据权利要求2所述的A/D转换器，其中存储在所述逐次逼近算法设置寄存器中的所述多个逐次逼近算法预先被写入存储单元中，由此从存储所述多个逐次逼近算法和与相应逐次逼近算法相关联的相应频率的组合的所述存储单元被传递。4.根据权利要求2所述的A/D转换器，还包括：评估逐次逼近算法设置寄存器，存储待评估的评估逐次逼近算法；评估模式设置寄存器，输出用于设置评估模式的评估模式设置信息；以及模式选择单元，选择由所述算法选择单元基于从所述评估模式设置寄存器输出的评估模式设置信息而选择的所述评估逐次逼近算法或所述预定的逐次逼近算法；其中所述评估逐次逼近算法在与所述多个逐次逼近算法相关联的相应频率上进行评估，并且其中当所述模式选择单元选择所述评估逐次逼近算法时，所述控制电路基于所选择的所述评估逐次逼近算法，根据所述比较器的比较结果，来选择所述比较值。5.根据权利要求2所述的A/D转换器，还包括：频率处理逐次逼近算法设置寄存器，存储在与所述多个逐次逼近算法相关联的相应频率上使用的频率处理逐次逼近算法；模式设置寄存器，输出用于设置模式的模式设置信息；以及模式选择单元，选择由所述算法选择单元基于从所述模式设置寄存器输出的所述模式设置信息而选择的频率处理逐次逼近算法或所述预定的逐次逼近算法，其中当所述模式选择单元选择所述频率处理逐次逼近算法时，所述控制电路基于所选择的所述频率处理逐次逼近算法，根据所述比较器的比较结果，来生成所述比较值。6.根据权利要求2所述的A/D转换器，其中所述逐次逼近算法设置寄存器通过根据用户设置进行操作的处理器，将所述多个逐次逼近算法和与相应逐次逼近算法相关联的相应频率的组合写入。
7.根据权利要求2所述的A/D转换器，还包括：时钟控制单元，检测由时钟控制设备控制的时钟的频率的变化并且基于检测到的所述频率来输出所述频率信息，其中所述算法选择单元基于从所述时钟控制单元输出的所述频率信息来选择所述预定的逐次逼近算法。8.根据权利要求1所述的A/D转换器，其中所述多个逐次逼近算法包括二进制搜索算法和冗余算法中的至少一种，在进行一定次数的比较中，所述二进制搜索算法依次改变一定变化量，通过所述变化量，所述比较值从所述数字信号的最大值的1/2起每1/2而依次改变，该次数与所述数字信号的位数相等，并且所述二进制搜索算法根据所述比较器的比较结果，将所述变化量加到所述比较值或者从所述比较值中减去所述变化量，并且至少在被执行有一定次数的比较之间和/或在进行所述次数的比较之后，所述冗余算法插入与紧接前一比较相同的冗余比较，该次数等于所述二进制搜索算法的位数。9.根据权利要求8所述的A/D转换器，其中所述多个逐次逼近算法包括由所述冗余算法组成的多个冗余算法，以及其中所述冗余算法中的每个冗余算法在所布置的多个冗余比较的位置和数目中的至少一项上彼此不同。10.一种半导体设备，包括A/D转换器，其中所述A/D转换器包括：逐次逼...

【专利技术属性】
技术研发人员：河口巧，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：