本发明专利技术的半导体装置具有：在搭载半导体芯片的基部和在外周部配置的引线群之间分别配置有第１汇流条和第２汇流条并在未配置第２汇流条的区域配置有整流汇流条的框。整流汇流条不进行导线接合。作为整流汇流条，配置至少一端与引线或悬杆连结的第３汇流条及／或将第１汇流条向引线的外周方向延伸而成的第４汇流条。本发明专利技术提供可以防止树脂密封体成形时的导线变形或损伤的半导体装置。
【技术实现步骤摘要】
半导体装置相关申请的交叉引用本申请以2009年2月10日申请的日本申请特愿2009-28942号的优先权为基础。 因此要求该申请的优先权。上述日本申请的全部内容作为参考文献结合于此。
技术介绍
以前，为了应对由LSI的高功能化导致的信号的增加，开发了 QFP(Quad Flat Package，四侧悬杆扁平封装)类型的半导体装置。QFP类型的半导体装置中，引线框的内引 线和半导体芯片的电极一一对应地接合，因此，从半导体芯片向封装外部引出的端子数，与 内引线的数目即封装的外部端子(脚)的数目大致相等。因此，在搭载了需要大量电源用 电极和接地用电极的半导体芯片的半导体装置中，通过增加外部端子数来应对半导体芯片 的电极数的增大，但是，存在封装尺寸扩大的问题。另外，提出了将与半导体芯片的电极接合的共用引线(第1共用引线)配置在芯片搭载部的周围，并且在两端配置具有支持引线并接合的第2共用引线后进行树脂密封的 构造的QFP (例如，参照日本特开2007-180077公报)。但是，这样的构造的半导体装置中，树脂密封体的成形(成型)工序中，共用引线 的配置不均一容易导致导线(接合导线)的变形或损伤。另外，引线的配置不能说是最佳， 因此存在难以降低电感的问题。
技术实现思路
本专利技术的第1方式的半导体装置，具备具有多个电极的半导体芯片；搭载上述半 导体芯片的基部；在上述基部的周围配置的多个引线；与上述基部连结的悬杆；与外部端 子连接的第1汇流条(bus bar，母线)；端部与上述引线的至少一个连结，配置于上述引线 和上述第1汇流条之间的第2汇流条；在上述基部的周围的未配置上述第2汇流条的区域 配置的整流汇流条；与上述半导体芯片的多个电极、上述多个引线、上述第1汇流条和上述 第2汇流条分别电气连接的多个导线；以及密封上述半导体芯片、上述基部、上述第1汇流 条、上述第2汇流条、上述整流汇流条和上述导线的树脂密封体。附图说明图IA及图IB是本专利技术的半导体装置的第1实施例的构造的纵截面图。图2是表示第1实施例的半导体装置中采用的框的形状的平面图。图3是表示第1实施例的半导体装置的框中第3汇流条的其他形状的部分平面 图。图4是表示第1实施例的半导体装置的框中第4汇流条的其他形状的部分平面 图。图5是第1实施例的半导体装置中，搭载半导体芯片进行导线接合后的状态的部 分平面图。图6是第2实施例的半导体装置中，搭载半导体芯片进行导线接合后的状态的部 分平面图。图7是第3实施例的半导体装置中，搭载半导体芯片进行导线接合后的状态的部 分平面图。具体实施例方式以下说明实施本专利技术的方式。另外，以下的记载中根据图面说明了实施例，但是这 些图面仅用于图解，本专利技术不限于这些图面。图IA及图IB是表示本专利技术的半导体装置的第1实施例的纵截面图，图2是表示 第1实施例的半导体装置中采用的框(引线框)的形状的平面图。另外，作为第1实施例 的半导体装置虽然举例说明了 QFP，但是本专利技术的半导体装置不限于QFP。第1实施例的半导体装置(QFP) 10分别具有具备以下所示形状的框(引线框)1 ； 在该框1的基部(台部)11搭载的半导体芯片2 ；将该半导体芯片2的电极2a与框1的各 部电气连接的导线(wire) 3 ；以及密封框1的各部和半导体芯片2及导线3的树脂密封体 4。框1分别具有比半导体芯片2的主表面大若干的矩形的基部11 ；与该基部11的 4角分别连结的4个悬杆12 ；在基部11的4边的外周隔着缝隙5分别相邻设置的第1汇流 条13 ；在基部11的4边中在第1汇流条的外侧配置的多个引线14(引线群)；在基部11的 至少1边(例如第3边)中在上述引线群和第1汇流条13之间配置的第2汇流条15。另 夕卜，该框1在基部11的周围的未配置第2汇流条的区域具有整流汇流条。整流汇流条是具 有调整成形工序中的密封用树脂的流动的功能的汇流条，包括后述的第3汇流条16和第4 汇流条17。整流汇流条即第3汇流条16和第4汇流条17在未配置第2汇流条15的区域的 幅度(长度)为0.8mm以上时，可以配置在该区域。即，在基部11的周围的相同边侧即使 配置了 2个以上的第2汇流条15，在第2汇流条之间存在0. 8mm以上的间隙时，也可以在该 间隙区域配置第3汇流条16或第4汇流条17。图2所示的悬杆(吊>9 C > ) 12是悬挂(吊>9上(f )支撑半导体芯片2的搭载部 即基部11的部件。悬杆12与附近的引线结合，与悬杆12连结的第1汇流条13被供给电 位。另外，与附近引线的结合部的图示省略。包括多个引线14的引线群配置成从树脂密封体的侧周部突出。这些引线14包括 埋入树脂密封体的内引线部141 ；起从树脂密封体露出而连接到外部的连接端子的功能的 外引线部142。第1汇流条13例如配置在与基部11相同的高度，两端分别与悬杆12连结。悬杆 12与附近的引线结合，因此，第1汇流条13经由该引线被供给电位。第1汇流条13最好被 供给接地电位。另外，第1汇流条13最好在基部11的4边分别配置，也可以配置在至少1 边。隔离第1汇流条13和基部11的缝隙5的作用是防止由将半导体芯片与基部11 接合的粘接剂(芯片接合材料)的流动导致的导线3的接合不良。S卩，第1汇流条13和基 部11之间形成了缝隙5，因此，粘接剂即使向基部1的外侧流出，也不会附着到第1汇流条13。从而，防止了由粘接剂的附着导致的对第1汇流条13的导线接合的不良。另外，由于 树脂之间的咬合(上下树脂层的接合性)良好，因此树脂对第1汇流条13的密合性提高， 树脂密封体4难以剥离。在缝隙5的长度方向(沿基部11的外周的方向)的中央部，设置将基部11和第 1汇流条13连结的连结杆(tie bar) 5a。该连结杆5a的作用是抑制第1汇流条13与导线 3连接时第1汇流条13的移动。因此，防止了第1汇流条13的错位或滑动，防止了导线3 的连接不良。第2汇流条15配置在基部11的相同边侧配置的引线14群与第1汇流条13之间，端部与上述引线14群中的至少一个结合(例如，两端部分别结合到与悬杆12相邻的引线 14和在中央部配置的引线14)。第2汇流条15最好被供给电源电位。第2汇流条15可以如图IA所示配置在与引线14相同的高度，也可以如图IB所 示配置在比引线14低的位置。S卩，第2汇流条15的高度可以适宜调节到引线14和基部11 的中间的高度。特别地，在第2汇流条15配置得比引线14低的构造中，具有即使与引线14 连接的导线3 (第1接合导线31)下垂，该导线3也难以与第2汇流条15接触的优点。第2汇流条15可以在基部11的周围的至少1边配置，也可以在相同边侧配置1 个或2个以上的第2汇流条15。另外，可以将2个第2汇流条15配置为在基部11的相同 边侧间隔地夹持多个引线14b。这样的配置中，最好在第2汇流条15间夹持的引线14b中 的至少一个与接地电位连接。这样，通过在被供给电源电位的2个第2汇流条15间配置接 地电位的引线14b，可以降低第2汇流条15的电感。而且，在2个第2汇流条15间夹持多个(例如3个)引线14b的引线配置中，通 过使间隔配置的多个引线14b中的至少与第2汇流条15相邻的引线为接地电位，可以降低 本文档来自技高网...
【技术保护点】
一种半导体装置，具备：具有多个电极的半导体芯片；搭载上述半导体芯片的基部；在上述基部的周围配置的多个引线；与上述基部连结的悬杆；与外部端子连接的第１汇流条；第２汇流条，其端部与上述引线的至少一个连结，在上述引线和上述第１汇流条之间配置；整流汇流条，其在上述基部的周围的未配置上述第２汇流条的区域配置；多个导线，其与上述半导体芯片的多个电极、上述多个引线、上述第１汇流条和上述第２汇流条分别电气连接；以及树脂密封体，其密封上述半导体芯片、上述基部、上述第１汇流条、上述第２汇流条、上述整流汇流条和上述导线。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：津守拓，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。