【技术实现步骤摘要】
封装结构及封装方法
[0001]本专利技术涉及半导体集成电路
,具体涉及一种封装结构及封装方法。
技术介绍
[0002]随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能,半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高,半导体器件的特征尺寸(CD,Critical Dimension)越小。移动电话、数码相机这些对存储要求越来越苛刻的产品,正寻求更小的封装尺寸和更高的存储密度。高端处理器也要求数据进出存储器的速度更快。为适应对性能和存储密度的要求,半导体产业已从2D封装转向电连接更短的3D封装。
[0003]目前,使用嵌入式多芯片互连桥(Embedded Multi
‑
Die Interconnect Bridge,EMIB)的较小的集成电路,通过硅桥芯片实现芯片之间的互连,进而提供异质芯片封装。
[0004]但是,目前封装结构的结构存在着可靠性较差的问题。
技术实现思路
[0005]有鉴于此,本专利技术实施例提供一种封装结构及封装方法,能够提高封装结构的可靠性。
[0006]为实现上述目的,本专利技术实施例提供了一种封装结构,包括:
[0007]第一芯片,键合于所述键合面上,并与所述基板之间电连接;
[0008]第二芯片,键合于所述键合面上,并与所述基板之间电连接,且与所述第一芯片之间相互间隔;
[0009]互连芯片,嵌合于所述第一芯片和所述第二芯片与所述基板相背的一侧表面上 ...
【技术保护点】
【技术特征摘要】
1.一种封装结构,其特征在于,包括:基板,具有键合面;第一芯片,键合于所述键合面上,并与所述基板之间电连接;第二芯片,键合于所述键合面上,并与所述基板之间电连接,且与所述第一芯片之间相互间隔;互连芯片,嵌合于所述第一芯片和所述第二芯片与所述基板相背的一侧表面上,并电连接所述第一芯片和所述第二芯片,且在平行于所述键合面的投影面上,所述互连芯片与所述第一芯片、所述第二芯片部分重叠。2.根据权利要求1所述的封装结构,其特征在于,所述第一芯片包括与所述基板相背的第一面,所述第二芯片包括与所述基板相背的第二面;所述第一面靠近所述第二芯片的一侧上形成有第一沟槽;所述第二面靠近所述第一芯片的一侧上形成有第二沟槽;所述互连芯片键合于所述第一沟槽和第二沟槽的底部上,且分别与所述第一芯片和所述第二芯片电连接。3.根据权利要求1或2所述的封装结构,其特征在于,所述互连芯片的顶部表面与所述互连芯片侧部的第一芯片和第二芯片的顶部表面相齐平。4.根据权利要求2所述的封装结构,其特征在于,所述第一芯片包括第一互连结构;所述第一沟槽的底部暴露出部分所述第一互连结构;所述第二芯片包括第二互连结构;所述第二沟槽的底部暴露出部分所述第二互连结构;所述互连芯片键合于所述第一互连结构和第二互连结构上,且分别与所述第一互连结构和所述第二互连结构电连接。5.根据权利要求4所述的封装结构,其特征在于,还包括:第一微凸块,位于所述第一沟槽底部的所述第一互连结构与所述互连芯片之间,且电连接所述第一互连结构与所述互连芯片;第二微凸块,位于所述第二沟槽底部的所述第二互连结构与所述互连芯片之间,且电连接所述第二互连结构与所述互连芯片。6.根据权利要求5所述的封装结构,其特征在于,所述第一互连结构和第二互连结构为硅通孔结构。7.根据权利要求1所述的封装结构,其特征在于,还包括:第一导电凸块,位于所述第一芯片与所述基板之间,且电连接所述第一芯片与所述基板;第二导电凸块,位于所述第二芯片与所述基板之间,且电连接所述第二芯片与所述基板。8.根据权利要求7所述的封装结构,其特征在于,还包括:底部填充层,位于所述基板与所述第一芯片之间、以及所述基板与所述第二芯片之间,且填充于所述第一导电凸块之间的间隙、以及所述第二导电凸块之间的间隙。9.根据权利要求1所述的封装结构,其特征在于,所述基板为封装基底;所述封装结构还包括:
第三导电凸块,位于所述基板背向所述键合面一侧的表面上。10.根据权利要求1所述的封装结构,其特征在于,所述第一芯片为存储芯片,所述第二芯片为逻辑芯片,所述互连芯片为硅桥芯片。11.一种封装方法,其特征在于,包括:提供基板,所述基板具有键合面;提供第一芯片和第二芯片;将所述第一芯片和所述第二芯片键合于所述键合面上,所述第一芯片和所述第二...
【专利技术属性】
技术研发人员:金吉松,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。