集成电路及其制备方法、三维集成电路、电子设备技术

本申请的一些实施例提供了一种集成电路及其制备方法、三维集成电路、电子设备，涉及半导体技术领域，旨在提高三维集成电路的产品可靠性。该集成电路包括衬底、电子器件、布线层、介质键合层、连接图案和阻挡层。其中，电子器件设置于衬底上。布线层设置于衬底上，与电子器件电连接，该布线层包括金属走线。介质键合层设置于布线层远离衬底的一侧。连接图案贯穿介质键合层，且与金属走线电连接，连接图案包括层叠设置的籽晶层和导电块，籽晶层位于导电块靠近衬底的一侧。阻挡层设置于导电块与介质键合层之间，且围绕导电块的侧面。上述集成电路可通过混合键合形成三维集成电路。可通过混合键合形成三维集成电路。可通过混合键合形成三维集成电路。

【技术实现步骤摘要】
集成电路及其制备方法、三维集成电路、电子设备


[0001]本申请涉及半导体
，尤其涉及一种集成电路及其制备方法、三维集成电路、电子设备。

技术介绍

[0002]随着半导体
的发展，人们对集成电路的集成度的需求不断提高。采用混合键合(Hybrid Bonding)工艺，制备得到三维集成电路(Three Dimensional Integrated Circuit，简称3D IC)，可实现三维集成电路的小尺寸化及高密度化。
[0003]目前，将具有不同功能、不同制造工艺以及不同尺寸的晶圆进行混合键合以实现三维集成，成为了三维集成电路主流的发展趋势之一。将要键合的两个晶圆的表面制作有连接图案和介质键合层，在混合键合的过程中，两个晶圆的连接图案键合，两个晶圆的介质键合层键合，基于此，如何提高两个晶圆的连接图案之间电性连接的品质，及机械连接的强度，以提高键合形成的三维集成电路的产品可靠性，成为本领域内亟待解决的问题。

技术实现思路

[0004]本申请的一些实施例提供了一种集成电路及其制备方法、三维集成电路、电子设备，旨在提高三维集成电路的产品可靠性。
[0005]为达到上述目的，本申请的实施例采用如下技术方案：
[0006]第一方面，提供了一种集成电路，该集成电路包括衬底、电子器件、布线层、介质键合层、连接图案和阻挡层。其中，电子器件设置于衬底上。布线层设置于衬底上，与电子器件电连接，该布线层包括金属走线。介质键合层设置于布线层远离衬底的一侧。连接图案贯穿介质键合层，且与金属走线电连接，连接图案包括层叠设置的籽晶层和导电块，籽晶层位于导电块靠近衬底的一侧。阻挡层设置于导电块与介质键合层之间，且围绕导电块的侧面。
[0007]本申请的上述实施例所提供的集成电路，籽晶层位于导电块靠近衬底的一侧，即籽晶层设置于导电块的底部，导电块的侧面不设置籽晶层。即，在制备集成电路的过程中，先在介质键合层中形成开口，然后在开口的底部形成籽晶层，开口的侧壁不设置籽晶层，在籽晶层表面生长铜以形成导电块。由于籽晶层设置于开口的底部，使得籽晶层表面的大部分区域与导电块的上表面(导电块远离衬底一侧的表面)平行，可提高导电块的上表面中特定晶面分布的一致性，也可提高导电块的上表面中(111)晶面的面积占比，有利于在较低的退火温度下，实现导电块之间良好的键合，从而可提高该集成电路键合后的产品可靠性。
[0008]并且，通过在导电块与介质键合层之间设置阻挡层，阻挡层围绕导电块的侧面，可避免导电块与介质键合层直接接触而发生铜扩散，从而进一步提高集成电路的产品可靠性。
[0009]在一些实施例中，阻挡层还设置于籽晶层与介质键合层之间，且围绕籽晶层的侧面。
[0010]上述实施例中，通过阻挡层围绕籽晶层的侧面，阻挡层可将籽晶层与介质键合层
隔开，可避免籽晶层与介质键合层直接接触而发生铜扩散，从而提高集成电路的产品可靠性。
[0011]在一些实施例中，连接图案还包括粘附层，粘附层设置于籽晶层靠近衬底的一侧。阻挡层还设置于粘附层与介质键合层之间，且围绕粘附层的侧面。
[0012]上述实施例中，通过在籽晶层靠近衬底的一侧设置粘附层，粘附层可用于粘附籽晶层。并且，通过阻挡层围绕粘附层的侧面，阻挡层可将粘附层与介质键合层隔开，可避免粘附层与介质键合层直接接触而发生扩散，从而提高集成电路的产品可靠性。
[0013]在一些实施例中，连接图案还包括粘附层，粘附层设置于籽晶层靠近衬底的一侧，介质键合层覆盖粘附层的侧面。
[0014]上述实施例中，粘附层的材料与籽晶层和导电块的材料不相同，籽晶层和导电块的材料相同，基于此，采用选择性沉积工艺制备阻挡层的过程中，为保证在籽晶层和导电块的表面形成阻挡层，应控制阻挡层的材料在籽晶层和导电块的表面沉积的速率，大于在粘附层的表面沉积的速率，从而存在粘附层的侧面没有阻挡层围绕的情形，在形成介质键合层之后，介质键合层便会覆盖粘附层的侧面。
[0015]在一些实施例中，粘附层的材料包括Ti、TiN、Ta、TaN中的至少一种。
[0016]上述实施例中，通过粘附层的材料选取，使其具有粘附力。
[0017]在一些实施例中，阻挡层的材料包括Co、CoP、CoWP、CoB、CoWB、Ni、NiP、NiWP、NiMoP、NiB、NiMoB中的至少一种。
[0018]上述实施例中，通过阻挡层的材料选取，使其具有良好的阻挡效果。
[0019]在一些实施例中，集成电路还包括绝缘层和导电结构，绝缘层设置于布线层与连接图案之间。导电结构贯穿绝缘层，导电结构的一端与金属走线电连接，另一端与连接图案电连接。
[0020]上述实施例中，导电结构可实现金属走线与连接图案的电连接。
[0021]在一些实施例中，导电结构的与连接图案连接的端面，与绝缘层远离衬底一侧的表面共面。
[0022]上述实施例中，绝缘层远离衬底一侧的表面平坦化，在制备集成电路的过程中，在绝缘层的表面上形成籽晶层，然后在籽晶层表面生长铜以形成导电块。由于籽晶层设置于平坦化的表面，使得籽晶层表面与导电块的上表面平行，可进一步提高导电块的上表面中(111)晶面的面积占比，有利于在较低的退火温度下，实现导电块之间良好的键合。
[0023]在一些实施例中，导电块的材料包括铜，导电块远离衬底一侧表面中(111)晶面的面积占比大于或等于80％，可保证在较低的退火温度下，导电块之间良好的键合。
[0024]在一些实施例中，集成电路还包括虚拟连接图案和虚拟阻挡层，虚拟连接图案贯穿介质键合层，虚拟连接图案包括层叠设置的虚拟籽晶层和虚拟导电块，虚拟籽晶层位于虚拟导电块靠近衬底的一侧。虚拟阻挡层设置于虚拟导电块与介质键合层之间，且围绕虚拟导电块的侧面。其中，虚拟籽晶层与连接图案的籽晶层材料相同且同层设置，虚拟导电块与连接图案的导电块材料相同且同层设置，虚拟阻挡层与阻挡层材料相同且同层设置。
[0025]通过上述设置方式，可在同一制备工艺步骤下，形成虚拟粘附层和粘附层；可在同一制备工艺步骤下，形成虚拟籽晶层与籽晶层；可在同一制备工艺步骤下，形成虚拟导电块和导电块；可在同一制备工艺步骤下，形成虚拟阻挡层和阻挡层。
[0026]并且，通过在集成电路的表面设置虚拟连接图案，且使虚拟连接图案与连接图案在集成电路的表面均匀分布，可提高集成电路表面的结构强度的均一性。在制备集成电路的过程中，会研磨集成电路的表面，通过提高集成电路结构强度的均一性，可提高研磨的均一性，从而提高集成电路表面的研磨品质和平坦度。
[0027]第二方面，提供了一种集成电路的制备方法，该制备方法包括：在衬底上形成布线层，布线层包括金属走线。形成籽晶薄膜，籽晶薄膜位于布线层远离衬底的一侧。形成掩膜层，掩膜层位于籽晶薄膜远离衬底的一侧，掩膜层具有开口，开口暴露籽晶薄膜的设定区域。在开口内形成导电块。去除掩膜层。形成阻挡层和介质键合层，阻挡层围绕导电块的侧面，介质键合层位于阻挡层远离导电块的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：衬底；电子器件，设置于所述衬底上；布线层，设置于所述衬底上，与所述电子器件电连接；所述布线层包括金属走线；介质键合层，设置于所述布线层远离所述衬底的一侧；连接图案，贯穿所述介质键合层，且与所述金属走线电连接；所述连接图案包括层叠设置的籽晶层和导电块，所述籽晶层位于所述导电块靠近所述衬底的一侧；阻挡层，设置于所述导电块与所述介质键合层之间，且围绕所述导电块的侧面。2.根据权利要求1所述的集成电路，其特征在于，所述阻挡层还设置于所述籽晶层与所述介质键合层之间，且围绕所述籽晶层的侧面。3.根据权利要求1或2所述的集成电路，其特征在于，所述连接图案还包括粘附层，设置于所述籽晶层靠近所述衬底的一侧；所述阻挡层还设置于所述粘附层与所述介质键合层之间，且围绕所述粘附层的侧面。4.根据权利要求1或2所述的集成电路，其特征在于，所述连接图案还包括粘附层，设置于所述籽晶层靠近所述衬底的一侧；所述介质键合层覆盖所述粘附层的侧面。5.根据权利要求3或4所述的集成电路，其特征在于，所述粘附层的材料包括Ti、TiN、Ta、TaN中的至少一种。6.根据权利要求1～5中任一项所述的集成电路，其特征在于，所述阻挡层的材料包括Co、CoP、CoWP、CoB、CoWB、Ni、NiP、NiWP、NiMoP、NiB、NiMoB中的至少一种。7.根据权利要求1～6中任一项所述的集成电路，其特征在于，还包括：绝缘层，设置于所述布线层与所述连接图案之间；导电结构，贯穿所述绝缘层；所述导电结构的一端与所述金属走线电连接，另一端与所述连接图案电连接。8.根据权利要求7所述的集成电路，其特征在于，所述导电结构的与所述连接图案连接的端面，与所述绝缘层远离所述衬底一侧的表面共面。9.根据权利要求1～8中任一项所述的集成电路，其特征在于，所述导电块的材料包括铜；所述导电块远离所述衬底一侧表面中(111)晶面的面积占比大于或等于80％。10.根据权利要求1～9中任一项所述的集成电路，其特征在于，还包括：贯穿所述介质键合层的虚拟连接图案，所述虚拟连接图案包括层叠设置的虚拟籽晶层和虚拟导电块，所述虚拟籽晶层位于所述虚拟导电块靠近所述衬底的一侧；虚拟阻挡层，设置于所述虚拟导电块与所述介质键合层之间，且围绕所述虚拟导电块的侧面；其中，所述虚拟籽晶层与所述连接图案的籽晶层材料相同且同层设置，所述虚拟导电块与所述连接图案的导电块材料相同且同层设置，所述虚拟阻挡层与所述阻挡层材料相同且同层设置。11.一种集成电路的制备方法，其特征在于，包括：在衬底上形成布线层，所述布线层包括金属走线；
形成籽晶薄膜，所述籽晶薄膜位于所述布线层远离所述衬底的一侧；形成掩膜层，所述掩膜层位于所述籽晶薄膜远离所述衬底的一侧；所述掩膜层具有开口，所述开口暴露所述籽晶薄膜的设定区域；在所述开口内形成导电块；去除所述掩膜层；形成阻挡层和介质键合层，所述阻挡层围绕所述导电块的侧面，所述...

【专利技术属性】
技术研发人员：赫然，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：