半导体器件及其形成方法技术

本发明专利技术提供一种半导体器件及其制造方法，该半导体器件包括电介质层、形成在电介质层中的多个通路、沉积在电介质层的顶表面上的粘合层、以及多条金属线。所述多条金属线中的第一金属线包括形成在第一金属线的底表面处的第一凹陷，使得第一金属线的第一部分直接接触第一通路，并且第一金属线的由第一凹陷限定的第二部分不直接接触第一通路或其中形成第一通路的电介质层。路的电介质层。路的电介质层。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]与本公开的示例实施方式一致的装置和方法涉及后段制程(BEOL)半导体结构以及用于形成BEOL半导体结构的工艺。

技术介绍

[0002]图1A示出后段制程(BEOL)结构100的沿着x轴的剖视图。图1B示出图1A的BEOL结构100的沿着y轴的剖视图。
[0003]BEOL结构100可以是集成电路(诸如由至少一个半导体器件形成的逻辑电路、存储器触发器或锁存电路)的一部分或连接到该集成电路以接收和输出用于集成电路的信号。
[0004]在下文,“通路”可以指形成或填充在通路孔中以连接在具有不同高度的堆叠或层中形成的两条或多条金属线的通路结构或通路插塞。此外,“金属线”或“金属”可以指金属图案或金属结构，其可以连接到电路元件，诸如半导体器件中的中段制程(MOL)元件或前段制程(FEOL)元件。例如，金属线可以是连接到电压源(Vdd或Vss)的电源线，以接收提供给连接到BEOL结构100的半导体器件的正电压或负电压。作为另一示例，金属线本身可以是MOL元件，诸如连接到包括在半导体器件中的晶体管的栅电极的栅极接触结构或者连接到该晶体管的源极/漏极区的源极/漏极接触结构。因此，BEOL结构100实际上可以是BEOL结构和MOL结构的结合。
[0005]金属线和通路可以由相同或不同的金属或金属化合物形成，包括铜(Cu)、钛(Ti)、钽(Ta)、铝(Al)、钨(W)、钴(Co)、钼(Mo)、钌(Ru)等中的至少一种。
[0006]BEOL结构100可以包括基底层102(其可以是蚀刻停止层)、第一电介质层104、形成在第一电介质层104中的多个通路V11、粘合层106、多条金属线M11以及在多条金属线M11之间的电介质材料D11。多条金属线M11可以延伸到粘合层106的顶表面，并且电介质材料D11可以延伸到第一电介质层104的顶表面和/或多个通路V11之一的顶表面。BEOL结构100可以进一步包括在电介质材料D11的顶表面和多条金属线M11的顶表面上的蚀刻停止层108和接合层110。电介质材料D12可以提供在接合层110的顶表面上，第二金属材料M12可以提供在电介质材料D12的顶表面上，并可以通过形成在电介质材料D12中的通路V12接触多条金属线M11中的金属线。
[0007]图2示出BEOL结构100的放大剖视图。根据BEOL节距缩放，随着金属宽度减小，金属线的电阻率增大。因此，为了降低线电阻，BEOL结构100可以基于Ru减成蚀刻工艺而不是Cu镶嵌工艺来形成。也就是，多条金属线M11可以是Ru材料。然而，减小金属线的节距减小了它们之间的间距，并且进一步放大对在金属线和通路之间的任何未对准的影响。因此，在金属和金属之间以及在金属和通路之间短路的风险增加，特别是当存在套刻(overlay)未对准时。如图2所示，在放大图的左侧绘出的非接触金属线M11和粘合层106与通路V11相距距离L1。由于距离L1相对小，所以金属到通路泄漏的风险可能增加。此外，未对准可能导致接触金属线部分地偏离下面的通路，并且通路V11的电阻也可能增大。
[0008]在本
技术介绍
部分中公开的信息在实现本申请的实施方式之前已经为专利技术人所
知，或者是在实现这里描述的实施方式的过程中获得的技术信息。因此，它可能包含不构成公众已知的现有技术的信息。

技术实现思路

[0009]本公开提供了后段制程(BEOL)半导体结构及其制造方法。
[0010]根据示例实施方式的一方面，一种半导体器件可以包括电介质层、形成在电介质层中的多个通路、沉积在电介质层的顶表面上的粘合层以及多条金属线。所述多条金属线中的第一金属线可以包括形成在第一金属线的底表面处的第一凹陷，使得第一金属线的第一部分直接接触第一通路并且第一金属线的由第一凹陷限定的第二部分不直接接触第一通路或其中形成第一通路的电介质层。
[0011]根据示例实施方式的一方面，一种半导体器件可以包括电介质层、形成在电介质层中的多个通路、多条金属线、位于所述多条金属线中的第一金属线的底表面和电介质层的顶表面之间的至少一个氧化物图案以及位于第一金属线的底表面和电介质层之间的至少一个第一凹陷。所述多条金属线中的第二金属线可以包括形成在第二金属线的底表面处的第二凹陷，使得第二金属线的第一部分直接接触第一通路并且第二金属线的由第二凹陷限定的第二部分不直接接触第一通路或其中形成第一通路的电介质层。
[0012]根据示例实施方式的一方面，一种制造半导体器件的方法可以包括：提供包括电介质层和形成在电介质层中的多个通路的基底结构；在电介质层的顶表面上沉积粘合层；在基底结构上图案化多条金属线；以及在所述多条金属线中的第一金属线的底表面处形成至少一个第一凹陷，使得第一金属线的第一部分直接接触所述多个通路中的第一通路并且第一金属线的由所述至少一个第一凹陷限定的第二部分不直接接触第一通路或其中形成第一通路的电介质层。
[0013]附加的方面将部分地在以下描述中阐述，部分地将从该描述变得明显，或者可以通过实施本公开的呈现的实施方式而获知。
附图说明
[0014]从以下结合附图的详细描述，本公开的示例实施方式将被更清楚地理解，附图中：
[0015]图1A示出后段制程(BEOL)结构的沿着x轴的剖视图；
[0016]图1B示出图1A的BEOL结构的沿着y轴的剖视图；
[0017]图2示出BEOL结构的放大剖视图；
[0018]图3示出根据一实施方式的BEOL结构；
[0019]图4A和图4B示出根据一实施方式的用于形成BEOL结构的工艺；
[0020]图4C是根据一实施方式的用于形成BEOL结构的工艺的流程图；
[0021]图5A、图5B和图5C示出根据一实施方式的用于形成BEOL结构的工艺；
[0022]图5D是根据一实施方式的用于形成图5A
‑
5C的BEOL结构的工艺的流程图；
[0023]图6A、图6B、图6C和图6D示出根据一实施方式的用于形成BEOL结构的工艺；
[0024]图6E是根据一实施方式的用于形成图6A
‑
6D的BEOL结构的工艺的流程图；以及
[0025]图7是示出根据一示例实施方式的包括半导体器件的电子装置的示意性框图，在该半导体器件中使用分别在图3、图4A
‑
4C、图5A
‑
5D和图6A
‑
6E中描述的实施方式中的至少
一个的结构。
具体实施方式
[0026]以下对示例实施方式的详细描述参照了附图。在不同附图中的相同的附图标记可以表示相同或相似的元件。
[0027]这里描述的本公开的实施方式是示例实施方式，因此，本公开不限于此，并可以实现为各种其它形式。在以下描述中提供的每个实施方式不排除与也在这里提供或没有在这里提供但与本公开一致的另一示例或另一实施方式的一个或更多个特征相关联。例如，即使在特定示例或实施方式中描述的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：电介质层；形成在所述电介质层中的多个通路；沉积在所述电介质层的顶表面上的粘合层；以及多条金属线，其中所述多条金属线中的第一金属线包括形成在所述第一金属线的底表面处的第一凹陷，使得所述第一金属线的第一部分直接接触所述多个通路中的第一通路并且所述第一金属线的由所述第一凹陷限定的第二部分不直接接触所述第一通路或其中形成所述第一通路的所述电介质层。2.根据权利要求1所述的半导体器件，进一步包括位于所述多条金属线中的第二金属线的底表面和所述电介质层之间的至少一个第二凹陷。3.根据权利要求2所述的半导体器件，其中所述粘合层的第一部分位于所述电介质层和所述第二金属线的所述底表面之间，使得所述第二金属线不直接接触所述电介质层。4.根据权利要求3所述的半导体器件，其中所述至少一个第二凹陷由所述第二金属线的所述底表面、所述粘合层的所述第一部分的侧表面和所述电介质层的所述顶表面限定。5.根据权利要求3所述的半导体器件，进一步包括位于所述粘合层的所述第一部分和所述电介质层之间的氧化物图案。6.根据权利要求5所述的半导体器件，其中所述至少一个第二凹陷由所述第二金属线的所述底表面、所述粘合层的所述第一部分的底表面、所述氧化物图案的侧表面和所述电介质层的所述顶表面限定。7.一种半导体器件，包括：电介质层；形成在所述电介质层中的多个通路；多条金属线；至少一个氧化物图案，位于所述多条金属线中的第一金属线的底表面和所述电介质层的顶表面之间；以及至少一个第一凹陷，位于所述第一金属线的所述底表面和所述电介质层之间，其中所述多条金属线中的第二金属线包括形成在所述第二金属线的所述底表面处的第二凹陷，使得所述第二金属线的第一部分直接接触所述多个通路中的第一通路并且所述第二金属线的由所述第二凹陷限定的第二部分不直接接触所述第一通路或其中形成所述第一通路的所述电介质层。8.根据权利要求7所述的半导体器件，其中所述至少一个第一凹陷由所述第一金属线的所述底表面、所述至少一个氧化物图案的侧表面和所述电介质层的所述顶表面限定。9.根据权利要求7所述的半导体器件，其中所述多条金属线包括钌基材料。10.一种制造半导体器件的方法，包括：提供包括电介质层和形成在所述电介质层中的多个通路的基底结构；在所...

【专利技术属性】
技术研发人员：洪元赫，崔宰铭，白在职，李长根，郑明勋，金泰善，徐康一，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：