半导体结构及其形成方法技术

本公开涉及一种半导体结构及其形成方法。所述半导体结构，包括：衬底；多条字线，位于所述衬底的顶面上，每条所述字线沿垂直于所述衬底的顶面的方向延伸，多条所述字线沿第一方向间隔排布，在沿所述第一方向上，任意相邻的两条所述字线至少部分错开设置，所述第一方向为平行于所述衬底的顶面的方向。本公开能够降低相邻两条字线之间的电容耦合效应，实现对半导体结构电性能的改善。体结构电性能的改善。体结构电性能的改善。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
[0003]在DRAM等半导体结构中，多条字线是位于同一水平高度，这样导致相邻字线之间的电容耦合效应较强，从而影响半导体结构的电性能。
[0004]因此，如何降低相邻字线之间的电容耦合效应，从而改善半导体结构的性能，是当前亟待解决的技术问题。

技术实现思路

[0005]本公开一些实施例提供的半导体结构及其形成方法，用于解决相邻字线之间的电容耦合效应较强的问题，以改善半导体结构的电性能。
[0006]根据一些实施例，本公开提供了一种半导体结构，包括：
[0007]衬底；
[0008]多条字线，位于所述衬底的顶面上，每条所述字线沿垂直于所述衬底的顶面的方向延伸，多条所述字线沿第一方向间隔排布，在沿所述第一方向上，任意相邻的两条所述字线至少部分错开设置，所述第一方向为平行于所述衬底的顶面的方向。
[0009]在一些实施例中，在沿所述第一方向上，任意相邻的两条所述字线完全错开设置。
[0010]在一些实施例中，在所述第一方向和垂直于所述衬底的顶面的方向共同构成的平面上，任意相邻的两条所述字线的投影部分重叠。
[0011]在一些实施例中，在沿所述第一方向上，多条所述字线依次排序，且任意相邻的两条第奇数位的所述字线在第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，任意相邻的两条第偶数位的所述字线在所述第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交。
[0012]在一些实施例中，在沿所述第一方向上，多条所述字线依次排序，且任意相邻的两条第3n位的所述字线在第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，任意相邻的两条第3n+1位的所述字线在所述第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，任意相邻的两条第3n+2位的所述字线在所述第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，其中，n为整数，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交。
[0013]在一些实施例中，还包括：
[0014]多个半导体层，位于所述衬底的顶面上，每个所述半导体层包括沿所述第一方向间隔排布的多个有源柱，且多个所述半导体层沿垂直于所述衬底的顶面的方向间隔排布，每个所述有源柱包括沟道区域、以及沿第二方向分布于所述沟道区域的相对两侧的源极区域和漏极区域，每条所述字线连续包覆沿垂直于所述衬底的顶面的方向间隔排布的多个所述沟道区域，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交；
[0015]多条位线，位于所述衬底的顶面上，每条所述位线沿所述第一方向延伸，多条所述位线沿垂直于所述衬底的顶面的方向间隔排布，且一条所述位线与一个所述半导体层中的所有所述源极区域电连接；
[0016]多条位线引线，位于所述衬底的顶面上，每条所述位线引线沿垂直于所述衬底的顶面的方向延伸，且多条所述位线引线分别与多条所述位线电连接。
[0017]在一些实施例中，每条所述位线包括第一端部、以及沿所述第一方向与所述第一端部相对的所第二端部，任意相邻的两条所述位线中，较靠近所述衬底的一条所述位线的所述第一端部沿所述第一方向突出于另一条所述位线的所述第一端部；
[0018]多条所述位线引线分别与多条所述位线的所述第一端部电连接。
[0019]在一些实施例中，每条所述位线包括第一端部、以及沿所述第一方向与所述第一端部相对的第二端部；
[0020]在沿垂直于所述衬底的顶面的方向上任意相邻的两条所述位线中，与其中一条所述位线电连接的所述位线引线位于一条所述位线的所述第一端部，与另一条所述位线电连接所述位线引线位于另一条所述位线的所述第二端部。
[0021]在一些实施例中，多条所述位线沿垂直于所述衬底的顶面的方向依次排序，与第奇数位的所述位线电连接的所述位线引线均位于第奇数位的所述位线的所述第一端部，与第偶数位的所述位线电连接的所述位线引线均位于第偶数位的所述位线的所述第二端部。
[0022]在一些实施例中，每条所述位线包括第一端面、以及沿所述第一方向与所述第一端面相对的第二端面；
[0023]沿垂直于所述衬底的顶面的方向间隔排布的所有所述位线的所述第一端面平齐、且所有所述位线的所述第二端面平齐。
[0024]在一些实施例中，多条所述位线沿垂直于所述衬底的顶面的方向依次排序，任意相邻的两条第奇数位的所述位线中，较靠近所述衬底的一条所述位线的所述第一端部沿所述第一方向突出于另一条所述位线的所述第一端部；
[0025]任意相邻的两条第偶数位的所述位线中，较靠近所述衬底的一条所述位线的所述第二端部沿所述第一方向突出于另一条所述位线的所述第二端部。
[0026]在一些实施例中，每条所述位线包括第三端部、以及沿所述第二方向与所述第三端部相对的第四端部，任意相邻的两条所述位线中，较靠近所述衬底的一条所述位线的所述第三端部沿所述第二方向突出于另一条所述位线的所述第三端部；
[0027]多条所述位线引线分别与多条所述位线的所述第三端部电连接。
[0028]在一些实施例中，在沿所述第二方向上，任意相邻的两条所述字线的宽度相等。
[0029]在一些实施例中，每条所述字线包括第五端部、以及沿所述第二方向与所述第五
端部相对的第六端部；所述半导体结构还包括：
[0030]多条字线引线，位于所述衬底的顶面上，每条所述字线引线沿垂直于所述衬底的顶面的方向延伸，多条所述字线引线分别与多条所述字线电连接；
[0031]任意沿所述第一方向相邻的两条所述字线，与其中一条所述字线电连接的所述字线引线位于一条所述字线的所述第五端部，与另一条所述字线电连接的所述字线引线位于另一条所述字线的所述第六端部。
[0032]根据另一些实施例，本公开还提供了一种如上任一项所述的半导体结构的形成方法，包括如下步骤：
[0033]提供衬底；
[0034]形成多条字线于所述衬底的顶面上，每条所述字线沿垂直于所述衬底的顶面的方向延伸，多条所述字线沿平行于所述衬底的顶面的方向间隔排布，在沿平行于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置。
[0035]本公开一些实施例提供的半导体结构及其形成方法，每条字线沿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；多条字线，位于所述衬底的顶面上，每条所述字线沿垂直于所述衬底的顶面的方向延伸，多条所述字线沿第一方向间隔排布，在沿所述第一方向上，任意相邻的两条所述字线至少部分错开设置，所述第一方向为平行于所述衬底的顶面的方向。2.根据权利要求1所述的半导体结构，其特征在于，在沿所述第一方向上，任意相邻的两条所述字线完全错开设置。3.根据权利要求2所述的半导体结构，其特征在于，在所述第一方向和垂直于所述衬底的顶面的方向共同构成的平面上，任意相邻的两条所述字线的投影部分重叠。4.根据权利要求1所述的半导体结构，其特征在于，在沿所述第一方向上，多条所述字线依次排序，且任意相邻的两条第奇数位的所述字线在第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，任意相邻的两条第偶数位的所述字线在所述第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交。5.根据权利要求1所述的半导体结构，其特征在于，在沿所述第一方向上，多条所述字线依次排序，且任意相邻的两条第3n位的所述字线在第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，任意相邻的两条第3n+1位的所述字线在所述第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，任意相邻的两条第3n+2位的所述字线在第二方向和垂直于所述衬底的顶面的方向共同构成的平面上的投影重叠，其中，n为整数，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交。6.根据权利要求1所述的半导体结构，其特征在于，还包括：多个半导体层，位于所述衬底的顶面上，每个所述半导体层包括沿所述第一方向间隔排布的多个有源柱，且多个所述半导体层沿垂直于所述衬底的顶面的方向间隔排布，每个所述有源柱包括沟道区域、以及沿第二方向分布于所述沟道区域的相对两侧的源极区域和漏极区域，每条所述字线连续包覆沿垂直于所述衬底的顶面的方向间隔排布的多个所述沟道区域，所述第二方向为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交；多条位线，位于所述衬底的顶面上，每条所述位线沿所述第一方向延伸，多条所述位线沿垂直于所述衬底的顶面的方向间隔排布；多条位线引线，位于所述衬底的顶面上，每条所述位线引线沿垂直于所述衬底的顶面的方向延伸，且多条所述位线引线分别与多条所述位线电连接。7.根据权利要求6所述的半导体结构，其特征在于，每条所述位线包括第一端部、以及沿所述第一方向与所述第一端部相对的第二端部，任意相邻的两条所述位线中，较靠近所述衬底的一条所述位线的所述第一端部沿所述第一方向突出于另一条所述位线的所述第一端部；多条所述位线引线分别与多条所述位线的所述第一端部电连接。8.根据权...

【专利技术属性】
技术研发人员：刘佑铭，肖德元，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：