用于形成DRAM接触部的系统与方法技术方案

本公开内容大体涉及动态随机存取存储器(DRAM)器件及用于DRAM器件的半导体制造。本文公开的某些实施方式提供了用于形成CMOS触点、DRAM阵列位线接触部(BLC)及储存节点结构的集成处理系统及方法。该集成处理系统及方法能够沉积接触部及储存节点层，同时减少污染并提高品质，从而减少最终接触部及储存节点结构的漏电流及电阻。电流及电阻。电流及电阻。

【技术实现步骤摘要】
【国外来华专利技术】用于形成DRAM接触部的系统与方法


[0001]本公开内容的实施方式大体涉及用于形成半导体器件接触部及储存节点的方法及装置，更具体而言，涉及用于形成动态随机存取存储器(dynamic random access memory；DRAM)阵列位线接触部(bit line contact；BLC)及储存节点的方法及装置。

技术介绍

[0002]半导体处理中的技术进步已导致集成电路达到摩尔定律的物理极限。这些进步带来了集成电路中器件及结构的新范例。例如，已经为集成电路开发了各种三维(three
‑
dimensional；3D)器件，如3D动态随机存取存储器(dynamic random access memory；DRAM)。然而，此种3D器件会给处理及制造带来一系列新的挑战。
[0003]3D DRAM设计、制造及操作中的关键挑战是接触电阻(Rc)。DRAM单元以列(位线)及行(字线)的阵列工作。位线向感测放大器和从感测放大器传播电荷，以对给定单元进行编程(写入)或取回(读取)数据。将数据写入DRAM单元及从DRAM单元读本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种形成动态随机存取存储器(DRAM)器件的方法，包括以下步骤：在所述DRAM器件上以阵列形式形成多个位线接触区域，其中形成所述位线接触区域的每一者的步骤包括以下步骤：在第一掺杂区域上沉积掺杂半导体层，所述第一掺杂区域通过在基板上的所述第一掺杂区域上方形成的介电材料中的沟槽而被暴露；在所述掺杂半导体层上方沉积金属硅化物层；及在所述金属硅化物层上方形成氮化物层，其中所述掺杂半导体层、所述金属硅化物层及所述氮化物层是在不破坏真空的情况下在单个处理系统中形成的，所述单个处理系统包括多个处理腔室。2.根据权利要求1所述的方法，进一步包括以下步骤：形成多个源极/漏极接触区域；及当在所述第一掺杂区域上沉积所述掺杂半导体层时，在所述等源极/漏极接触区域的每一者上沉积所述掺杂半导体层。3.根据权利要求1所述的方法，其中所述掺杂半导体层包括掺杂有磷及碳的硅层，所述磷具有约5
×
10
21
原子/cm3或更低的浓度，所述碳具有约5
×
10
21
原子/cm3或更低的浓度。4.根据权利要求2所述的方法，其中所述掺杂半导体层包括仅掺杂有碳的硅层，所述碳具有约5
×
10
21
原子/cm3或更低的浓度。5.根据权利要求1所述的方法，其中所述掺杂半导体层是通过外延沉积处理沉积的。6.根据权利要求1所述的方法，其中所述金属硅化物层是通过化学气相沉积(CVD)处理、等离子体增强CVD(PECVD)处理、高密度等离子体CVD(HDPCVD)处理、物理气相沉积(PVD)处理、电镀处理、溅射处理或蒸发处理来沉积的。7.根据权利要求6所述的方法，其中所述金属硅化物层包括钛(Ti)、钴(Co)、镍(Ni)、钌(Ru)、钽(Ta)、钼(Mo)及钨(W)中的至少一者。8.根据权利要求1所述的方法，进一步包括以下步骤：在沉积所述掺杂半导体层之前，对所述第一掺杂区域进行预清洁处理，其中所述预清洁处理以及所述掺杂半导体层、所述金属硅化物层和所述氮化物层的形成是在不破坏真空的情况下在所述单个处理系统中执行的。9.根据权利要求8所述的方法，进一步包括以下步骤：在所述氮化物层上沉积导电层，其中所述导电层在所述位线接触区域上方形成位线。10.根据权利要求9所述的方法，其中所述掺杂半导体层、所述金属硅化物层、所述氮化物层及所述导电层的形成是在不破坏真空的情况下在所述单个处理系统中执行的。11.根据权利要求1所述的方法，其中所述氮化物层是通过将所述金属硅化物层暴露至氮化处理来形成的。...

【专利技术属性】
技术研发人员：尼古拉斯，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：