利用晶粒至晶片键合的多层晶粒堆叠方法技术

本文提供晶粒堆叠的方法的实施方式。在一些实施方式中，一种利用晶粒至晶片键合的晶粒堆叠的方法包含：通过混合键合工艺将多个第一晶粒键合至基板；执行选择性硅(Si)薄化工艺，以减少经键合的所述多个第一晶粒的厚度，以形成多个薄化的第一晶粒；将所述多个薄化的第一晶粒钝化，以形成多个钝化的薄化的第一晶粒，以保护所述多个薄化的第一晶粒；利用第一填充材料填充所述多个薄化的第一晶粒中的相邻晶粒之间的间隙，其中所述多个钝化的薄化的第一晶粒与所述第一填充材料一起形成第一层；及形成穿过所述第一层至所述基板的多个第一导电贯孔。

【技术实现步骤摘要】
【国外来华专利技术】

本公开案的实施方式一般而言关于处理基板的方法。

技术介绍

1、举例而言，在内存应用中，习知多层晶粒堆叠为使用覆晶(flip-chip)方式来完成。这种工艺包含将半导体晶粒以键合垫(bond pad)侧朝下的方式附接至基板或载具。通过晶粒键合垫上的导电凸块完成电连接。一旦连接了晶粒，晶粒与基板之间的间隔距离(stand-off distance)通常填充有称为底部填充(underfill)的非导电粘合剂。底部填充提供晶粒与载具之间的应力消除，提供稳健性，并且保护部件免受任何湿气侵入(moistureingress)。

2、然而，导电凸块的垂直高度及底部填充工艺限制了当维持最大形状因子(<770微米)的同时可形成的内存或其他元件的堆叠数量。因此，专利技术人在本文提供了用于改善元件容量的方法的实施方式。

技术实现思路

1、本文提供晶粒堆叠的方法的实施方式。在一些实施方式中，一种利用晶粒至晶片键合的晶粒堆叠的方法包含：通过混合键合工艺将多个第一晶粒键合至基板；执行选择性硅(si)薄化工艺，以减少经键本文档来自技高网...

【技术保护点】

1.一种利用晶粒至晶片键合的晶粒堆叠的方法，所述方法包括：

2.如权利要求1所述的方法，所述方法进一步包括：在形成所述多个第一导电贯孔之前，将所述第一层平面化。

3.如权利要求1所述的方法，其中形成所述多个第一导电贯孔作为穿硅贯孔(TSV)工艺来执行，其中所述第一导电贯孔延伸穿过所述多个第一晶粒。

4.如权利要求1所述的方法，其中形成所述多个第一导电贯孔作为穿电介质贯孔(TDV)工艺来执行，其中所述第一导电贯孔延伸穿过所述第一填充材料而不穿过所述多个第一晶粒。

5.如权利要求1所述的方法，减少所述多个第一晶粒的所述厚度包括：将所述多个第一晶...

【技术特征摘要】
【国外来华专利技术】

1.一种利用晶粒至晶片键合的晶粒堆叠的方法，所述方法包括：

2.如权利要求1所述的方法，所述方法进一步包括：在形成所述多个第一导电贯孔之前，将所述第一层平面化。

3.如权利要求1所述的方法，其中形成所述多个第一导电贯孔作为穿硅贯孔(tsv)工艺来执行，其中所述第一导电贯孔延伸穿过所述多个第一晶粒。

4.如权利要求1所述的方法，其中形成所述多个第一导电贯孔作为穿电介质贯孔(tdv)工艺来执行，其中所述第一导电贯孔延伸穿过所述第一填充材料而不穿过所述多个第一晶粒。

5.如权利要求1所述的方法，减少所述多个第一晶粒的所述厚度包括：将所述多个第一晶粒薄化至约2微米至约12微米的厚度。

6.如权利要求1至权利要求5中任一项所述的方法，其中所述第一填充材料基本上包括氧化硅、二氧化硅、环氧树脂成型化合物或聚合物。

7.如权利要求1至权利要求5中任一项所述的方法，其中利用层氮化硅(sin)或碳氮化硅(sicn)来将所述多个薄化的第一晶粒钝化。

8.如权利要求1至权利要求5中任一项所述的方法，所述方法进一步包括：

9.如权利要求1至权利要求5中任一项所述的方法，其中将所述多个薄化的第一晶粒钝化为在化学气相沉积(cvd)腔室中执行，并且其中键合所述多个第一晶粒为在键合腔室中执行。

10.一种含有指令的非瞬时计算机可读取介质，当由一或更多个处理器执行所述指令时，执行如...

【专利技术属性】
技术研发人员：徐源辉，安振镐，阿尔文·桑德拉扬，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：