芯片结构、芯片制造方法和固态硬盘技术

本发明专利技术公开一种芯片结构、芯片制造方法和固态硬盘，其中，芯片结构包括基底、裸片和至少一个桥接件，基底包括裸片安放位和若干引脚；裸片设于裸片安放位上，裸片包括若干焊脚；桥接件设置于裸片上；裸片的部分焊脚与基底的引脚对应连接，每一桥接件连接裸片的多个相同信号的焊脚。本发明专利技术技术方案，降低了芯片迭代更新的成本。新的成本。新的成本。

【技术实现步骤摘要】
芯片结构、芯片制造方法和固态硬盘


[0001]本专利技术涉及芯片
，特别涉及一种芯片结构、芯片制造方法和固态硬盘。

技术介绍

[0002]在芯片迭代更新时，往往会在前一代基础上升级，芯片焊脚的位置大体相同，但也有区别，导致新导入的芯片不能在现有的框架或基板上进行封样，需要重新设计框架或基板，导致成本过高。

技术实现思路

[0003]本专利技术提供一种芯片结构、芯片制造方法和固态硬盘，旨在降低了芯片迭代更新的成本。
[0004]为实现上述目的，本专利技术提出的芯片结构,包括:
[0005]基底，包括裸片安放位和若干引脚；
[0006]裸片，设于所述裸片安放位上，所述裸片包括若干焊脚；
[0007]至少一个桥接件，所述桥接件设置于所述裸片上；
[0008]所述裸片的部分焊脚与所述基底的引脚对应连接，至少一所述桥接件连接所述裸片的多个相同信号的焊脚，和/或，至少一所述桥接件连接所述基底的一个引脚和所述裸片的至少一个焊脚，且与同一桥接件连接的引脚和焊脚的信号相同。
[0009]在一些实施例中，所述桥接件包括多个间隔设置的导电部，各个导电部导通相连，每一所述导电部与其所属桥接件连接的多个焊脚中的至少一个相连，且所述导电部邻近与其连接的焊脚设置。
[0010]在一些实施例中，所述桥接件为一个，所述桥接件沿着所述焊脚的分布方向延伸设置。
[0011]在一些实施例中，所述桥接件为多个，各个桥接件连接的焊脚的信号不同。
[0012]在一些实施例中，所述裸片粘接在所述裸片安放位上，所述桥接件粘接在所述裸片上。
[0013]在一些实施例中，所述桥接件为金属片。
[0014]在一些实施例中，所述裸片粘接在所述裸片安放位上，所述桥接件粘接在所述裸片上。
[0015]本专利技术提出的芯片制造方法包括：
[0016]将裸片固定在所述基底上；
[0017]进行桥接及打线处理，使至少一个桥接件设于所述裸片上，所述裸片的部分焊脚与所述基底的引脚对应连接，至少一所述桥接件连接所述裸片的多个相同信号的焊脚，和/或，至少一所述桥接件连接所述基底的一个引脚和所述裸片的至少一个焊脚，且与同一桥接件连接的引脚和焊脚的信号相同；
[0018]进行封装处理。
[0019]在一些实施例中，所述进行桥接及打线处理，包括：
[0020]在所述裸片上设置至少一个桥接件；
[0021]将所述裸片的部分焊脚分别与所述基底的对应引脚打线连接；
[0022]将至少一所述桥接件连接所述裸片的多个相同信号的焊脚，和/或，将至少一所述桥接件连接所述基底的一个引脚和所述裸片的至少一个焊脚；
[0023]在一些实施例中，所述进行桥接及打线处理，包括：
[0024]将所述裸片的部分焊脚分别与所述基底的对应引脚打线连接；
[0025]在所述裸片上设置至少一个桥接件；
[0026]将至少一所述桥接件连接所述裸片的多个相同信号的焊脚，和/或，将至少一所述桥接件连接所述基底的一个引脚和所述裸片的至少一个焊脚。
[0027]本专利技术提出了一种固态硬盘，包括至少一个上述芯片结构，或至少一个上述芯片制造方法所制造的芯片。
[0028]本专利技术芯片结构的技术方案，通过在裸片上设置桥接件，使裸片的部分焊脚与基底的引脚对应连接，并使至少一桥接件连接裸片的多个相同信号的焊脚，和/或，至少一桥接件连接基底的一个引脚和裸片的至少一个焊脚，使得焊脚数量与基底的引脚数量不匹配的裸片，或焊脚的信号分布顺序与基底的引脚的信号分布顺序不匹配的裸片，也能使用该基底，以封装得到功能正常的芯片元器件；如此，在芯片迭代更新时，新的裸片可以沿用之前的类似裸片的基底(引线框架或基板等)，无需再去重新设计引线框架或基板，大幅降低了芯片迭代更新的成本。
附图说明
[0029]图1为本专利技术一实施例中的芯片结构的结构示意图；
[0030]图2为本专利技术一实施例中的芯片结构的结构示意图；
[0031]图3为本专利技术一实施例中的芯片结构的结构示意图；
[0032]图4为本专利技术一实施例中的芯片结构的结构示意图；
[0033]图5为本专利技术一实施例中的芯片结构的结构示意图；
[0034]图6为本专利技术一实施例中的芯片结构的结构示意图；
[0035]图7为本专利技术一实施例中的芯片制造方法的流程示意图；
[0036]图8为本专利技术一实施例中的芯片制造方法的流程示意图；
[0037]图9为本专利技术一实施例中的芯片制造方法的流程示意图。
具体实施方式
[0038]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0039]需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0040]还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。
[0041]另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。
[0042]本专利技术提出一种芯片结构。
[0043]参照图1至图6，该芯片结构包括基底10、裸片20和至少一个桥接件30；其中，基底10可以是引线框架或基板等，基底10包括若干引脚11和裸片安放位12；裸片20设于裸片安放位12上，裸片20可以是通过银胶或绝缘胶粘接在裸片安放位12，当然也可以是采用其它设置方式，裸片20包括若干个焊脚21，桥接件30设置于裸片20上，桥接件30可以是通过粘接的方式设置在裸片20上，也可以是通过其他方式；裸片20的部分焊脚21与基底10的引脚11对应连接，每一个桥接件30连接裸片20的多个相同信号的焊脚21，和/或，至少一桥接件30连接基底10的一个引脚11和裸片20的至少一个焊脚21，且与同一桥接件30连接的引脚11和焊脚21的信号相同。
[0044]裸片20是由晶圆经过切割测试后没有经过封装的芯片，还不能直接应用到实际电路当中，裸片20需要完成封装后才可以作为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片结构，其特征在于，包括：基底，包括裸片安放位和若干引脚；裸片，设于所述裸片安放位上，所述裸片包括若干焊脚；至少一个桥接件，所述桥接件设置于所述裸片上；所述裸片的部分焊脚与所述基底的引脚对应连接；至少一所述桥接件连接所述裸片的多个相同信号的焊脚，和/或，至少一所述桥接件连接所述基底的一个引脚和所述裸片的至少一个焊脚，且与同一桥接件连接的引脚和焊脚的信号相同。2.根据权利要求1所述的芯片结构，其特征在于，所述桥接件包括多个间隔设置的导电部，各个导电部导通相连，每一所述导电部与其所属桥接件连接的多个焊脚中的至少一个相连，且所述导电部邻近与其连接的焊脚设置。3.根据权利要求1所述的芯片结构，其特征在于，所述桥接件为一个，所述桥接件沿着所述焊脚的分布方向延伸设置。4.根据权利要求1所述的芯片结构，其特征在于，所述桥接件为多个，各个桥接件连接的焊脚的信号不同。5.根据权利要求1所述的芯片结构，其特征在于，所述桥接件为金属片。6.根据权利要求1所述的芯片结构，其特征在于，所述裸片粘接在所述裸片安放位上，所述桥接件粘接在所述裸片上。7.一种芯片制造方法，其特征在于，包括：将裸片固定在所述基底上；进行桥接及打线处理，使至少一个桥接...

【专利技术属性】
技术研发人员：孙成思，何瀚，王灿，刘昆奇，覃云珍，
申请(专利权)人：深圳佰维存储科技股份有限公司，
类型：发明
国别省市：