半导体器件的电容器及其制造方法技术

本发明专利技术涉及半导体器件中具有高电容的电容器及其制造方法。所述电容器包括位于基板上的底电极、层积于所述底电极上的介电层以及位于所述介电层上的顶电极，其中所述介电层包含厚度为约３０＊±２＊的第一介电层，厚度为约１００＊±５＊的第二介电层，厚度为约３０＊±２＊的第三介电层。由于具有大的带隙的介电层沉积在具有小的带隙的介电层的顶部之上和底部之下，电稳定性和漏电流特性得到了改善。所述电容器可以具有８ｆＦ以上的高电容，并且可以用于半导体器件，例如用于高科技ＤＲＡＭ和ＣＭＯＳ器件的开发。

【技术实现步骤摘要】
本申请要求韩国专利申请10-2008-0052074 (2008年6月3日提交)的 优先权，该专利申请通过引用整体并入本文。
技术介绍
集成电路的半导体已经被用于各种行业中。在集成电路内的逻辑电路区 域中形成的模拟电容器需要高速操作，并需要具有高的电容。为了获得高速 电容器，必须降低电容器的电极电阻，从而可以使频率相关特性最小化。另 外，为了获得具有高电容的电容器，必须降低电容器介电层的厚度。否则， 需要高K的介电层，或者需要增加电容器的面积。通常，如果具有高电容的电容器具有PIP(多晶硅-绝缘体-多晶硅)结构， 则导电性多晶硅用于顶电极和底电极。在顶电极和底电极以及绝缘层之间的 界面会发生氧化反应。由此，形成天然氧化层，从而降低电容。为了解决以上问题，提出了具有MIM (金属-绝缘体-金属)结构的电容 器。MIM电容器具有低的比电阻，没有由损耗引起的寄生电容，因此，MIM 电容器主要用于需要高Q值的高性能半导体器件中。
技术实现思路
本专利技术涉及半导体器件中的具有高电容的电容器及其制造方法。根据本 专利技术，所述半导体器件的电容器包括位于基板上的底电极、层积于底电极上 的介电层以及位于介电层上的顶电极，其中所述介电层包括厚度为约 30A士2A的第一介电层，厚度为约100A士5A的第二介电层，厚度为约30A士2A的第三介电层。根据本专利技术，所述半导体器件的电容器的制造方法包括在基板上形成底电极，在所述底电极上形成厚度为约30A士2A的第一介电层，在所述第一介电层上形成厚度为约iooA±5A的第二介电层，在所述第二介电层上形成厚度4为约30A±2A的第三介电层，并在所述第三介电层上形成顶电极。本专利技术提供了具有高电容(例如8fF尔m2以上)的半导体器件电容器。 本专利技术提供了半导体器件电容器的制造方法，其中所述电容器具有通过层积 高K介电物质所形成的介电层，从而使所述电容器具有高电容。附图说明图1示出了本专利技术半导体器件的电容器剖面图。 图2-4示出了本专利技术半导体器件的电容器的制造过程剖面图。 图5为显示本专利技术电容器性能参数值的图表。具体实施例方式图1为本专利技术实施方式提供的半导体器件电容器剖面图。参照图1，阻 挡金属层(barriermetallayer) 111在底电极110上层积，介电层120在所述 阻挡金属层lll上形成，第二阻挡金属层112在所述介电层120上层积，顶 电极在阻挡金属层112上形成。底电极IIO和顶电极130可以包含铜金属层。如果底电极IIO和顶电极 130包含铜金属层，可以通过镶嵌工艺(damasceneprocess)形成所述铜金属 层。根据镶嵌工艺，通过光蚀刻工艺对绝缘层进行部分蚀刻以形成沟槽，将 铜种子层(copper seed layer)沉积在所述绝缘层上，从而使铜种子层填充所 述沟槽。然后，通过化学机械抛光工艺使铜种子层平坦化，由此形成铜互连。另外，底电极110和顶电极130可以包含铝金属层。如果底电极110和 顶电极130包含铝金属层，在所述绝缘层上形成所述铝层，然后通过光蚀刻 工艺对铝层进行图案化。用于底电极110和顶电极130的材料并不限于铜或铝，可以根据用于半 导体器件的金属互连，选择使用各种导电材料。可以在金属互连层之间形成 本专利技术的电容器。在这种情况下，所述电容器的电极可以包含金属互连。阻 挡金属层111和112可以包含具有Ti和TiN层积结构的金属层，在所述金属 层中，可以使用Ta代替Ti。介电层120包括第一介电层121、第二介电层122和第三介电层123。所 述第一介电层121和第三介电层123可以是，例如利用同一材料形成的。所述第一介电层121和第三介电层123可以包含A1203。第二介电层122可以 包含Hf02、 Zr02和Ta205中的至少一种。第一介电层121和第三介电层123的带隙可以大于第二介电层122的带 隙。第二介电层122的带隙可以为，例如约5.7eV。如果第二介电层122的 厚度低于预定厚度，则会降低第二介电层的特性(例如漏电流特性)。然而， 由于在第二介电层122的下表面之下和上表面之上形成具有相对较高带隙的 第一介电层和第三介电层，漏电流特性和击穿电压特性得到改善。第二介电层的介电常数可以高于第一介电层121和第三介电层123的介 电常数。介电层120的厚度可以为约160A士10A。更详细地，第一介电层121 的厚度可以为约30A士2A，第二介电层122的厚度可以为约100A士5A，第三 介电层123的厚度可以为约30A±2A。具有上述结构的电容器的电容可以为 约8~10fF/pm2。图2-4为本专利技术实施方式提供的半导体器件电容器的制造过程剖面图。 如图2所示，在包含底电极110的基板上形成阻挡金属层。所述基板可以为 包含具有铜金属互连的介电层的半导体基板，底电极110可以包含铜。阻挡 金属层111防止铜向相邻层扩散。所述基板可以包括半导体基板，在其上表面上己经形成了具有铝金属互 连的绝缘层，底电极110可以包含铝。如果底电极包含铝，则可以省略掉阻 挡金属层111。阻挡金属层111可以包含Ti、 Ta、 Ti/TiN和Ta/TaN中的至少一种。如 果阻挡金属层111包含Ti/TiN，则在底电极110上形成Ti层，在所述Ti层 上形成TiN层。如图3所示，具有底电极110的基板被置于ALD(原子层沉积)装置内， 从而在底电极UO上依次沉积第一至第三介电层121、 122和123。如果利用 ALD方法，厚度为0.8A的介电层120需要沉积一个循环。那么，可以通过 重复循环的次数来沉积具有预期厚度的介电层120。可以在约30(TC-40(TC的 处理温度下进行ALD工艺。首先，可以在具有底电极110的基板上沉积第一介电层121。第一介电 层121可以包含A1203。第一介电层121的厚度可以为约30A士2A。可以通过 使作为前体的TMA (三甲基铝)与臭氧(03)发生反应，形成第一介电层121。当沉积了第一介电层121，接着在第一介电层121上沉积第二介电层122。 第二介电层122可以包含Hf02。而且，第二介电层122可以包含Zr02和化205 中的一种。第二介电层122的厚度可以为约100A士5A。可以通过使作为前体 的TEMAHf (四铪)与臭氧(03)发生反应，形成第二介电 层122。当沉积了第二介电层122，接着在第二介电层122上沉积第三介电层123。 第三介电层123可以包含A1203。第三介电层123的厚度可以为约30A士2A。 可以通过使作为前体的TMA (三甲基铝)与臭氧(03)发生反应，形成第 三介电层123。第一至第三介电层121、 122和123的总厚度可以为160A士10A。因此， 与相关技术的电容器相比，本专利技术的电容器可以具有高的电容，同时降低了 介电层120的厚度。例如，具有上述沉积结构、材料和厚度的电容器的电容 可以为约8 10fF/(im2。如图4所示，可以在介电层120上依次形成第二阻挡金属层112和顶电 极130。顶电极130可以包含铜金属层或铝金属层。阻挡金属层112可以包 含Ti、 Ta、 Ti/TiN和Ta/TaN中的至少一种。由于第一介电层121和第三介电层123的带隙大于第二介电层122本文档来自技高网...

【技术保护点】
一种器件，其包括：　位于基板上的底电极；　层积于所述底电极上的介电层，所述介电层包含具有第一厚度的第一介电层，具有大于所述第一厚度的第二厚度的第二介电层，厚度约等于所述第一厚度的第三介电层；和　位于介电层上的顶电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梁泽承，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]