SGTMOS器件的终端保护环结构的制造方法技术

本申请涉及半导体集成电路制造技术领域，具体涉及一种SGT MOS器件的终端保护环结构的制造方法。该方法包括：提供半导体基底层，半导体基底层包括第一导电类型外延层，第一导电类型外延层的终端耐压区中形成保护环槽；保护环槽从第一导电类型外延层的表面向下延伸；涂覆光刻胶，光刻胶至少覆盖在终端耐压区；对光刻胶进行曝光显影操作，去除保护环槽位置处的光刻胶形成耐压提高区注入图案；进行第二导电类型离子注入，第二导电类型离子穿过耐压提高区注入图案注入至保护环槽的底部，形成耐压提高区注入环；去除剩余光刻胶后，在保护环槽的内壁上形成场氧化层；向带有场氧化层的保护环槽中沉积多晶硅。中沉积多晶硅。中沉积多晶硅。

【技术实现步骤摘要】
SGT MOS器件的终端保护环结构的制造方法


[0001]本申请涉及半导体集成电路制造
，具体涉及一种SGT MOS器件的终端保护环结构的制造方法。

技术介绍

[0002]SGT(Shielded Gate Trench屏蔽栅沟槽)MOS器件包括形成于MOS器件外延层中的SGT结构，该SGT结构将外延层中原先的三角形电场变为类似压缩的梯形电场，从而能够使得外延层的厚度减薄，降低导通电阻。
[0003]相关技术中SGT MOS器件包括形成器件结构的元胞区和起到截止作用的终端耐压区，终端耐压区中形成有保护环结构。但是相关技术保护环结构的耐压不足，从而导致终端耐压区出现低耐压的问题。

技术实现思路

[0004]本申请提供了一种SGT MOS器件的终端保护环结构的制造方法，可以解决相关技术中保护环结构的耐压不足的问题。
[0005]为了解决
技术介绍
中所述的技术问题，本申请提供一种SGT MOS器件的终端保护环结构的制造方法，所述SGT MOS器件的终端保护环结构的制造方法包括以下步骤：
[0006]提供半导体基底层，所述半导体基底层包括第一导电类型外延层，所述第一导电类型外延层的终端耐压区中形成保护环槽；所述保护环槽从所述第一导电类型外延层的表面向下延伸；
[0007]涂覆光刻胶，所述光刻胶至少覆盖在所述终端耐压区；
[0008]对所述光刻胶进行曝光显影操作，去除所述保护环槽位置处的光刻胶形成耐压提高区注入图案；
[0009]进行第二导电类型离子注入，所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部，形成耐压提高区注入环；
[0010]去除剩余光刻胶后，在所述保护环槽的内壁上形成场氧化层；
[0011]向带有所述场氧化层的保护环槽中沉积多晶硅。
[0012]可选地，所述保护环槽的环宽为2um至3um。
[0013]可选地，所述终端耐压区中还形成有深沟槽，所述深沟槽从所述第一导电类型外延层的表面向下延伸。
[0014]可选地，在所述步骤涂覆光刻胶，所述光刻胶至少覆盖在所述终端耐压区进行前，还进行步骤：形成注入氧化层，所述注入氧化层至少覆盖在所述保护环槽的内表面；
[0015]进行所述去除剩余光刻胶的步骤后，进行所述在所述保护环槽的内壁上形成场氧化层的步骤前，还进行步骤：
[0016]去除所述注入氧化层。
[0017]可选地，所述注入氧化层的厚度范围为4000埃至6000埃。
[0018]可选地，所述进行第二导电类型离子注入，所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部，形成耐压提高区注入环的步骤，包括：
[0019]以100Kev至150Kev的注入能量，以455E2atom/cm2的注入剂量，进行第二导电类型离子注入，所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部，形成耐压提高区注入环。
[0020]可选地，所述进行第二导电类型离子注入，所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部，形成耐压提高区注入环的步骤中，所述第二导电类型离子注入的注入方向与竖直方向之间的角度为0
°
至20
°
。
[0021]本申请技术方案，至少包括如下优点：本申请中的SGT MOS器件的终端保护环结构的制造方法可以提高保护环结构的耐压。
附图说明
[0022]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1示出了本申请一实施例提供的SGT MOS器件的终端保护环结构的制造方法流程图；
[0024]图2示出了步骤S1提供的半导体基底层部分剖视结构示意图；
[0025]图3示出了形成注入氧化层后半导体基底层部分剖视结构示意图；
[0026]图4示出了在图3所示结构的基础上完成步骤S2后半导体基底层部分剖视结构示意图；
[0027]图5示出了步骤S3完成后的半导体基底层部分剖视结构示意图；
[0028]图6示出了对图5所示结构进行第二导电类型离子注入示意图。
具体实施方式
[0029]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0030]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0031]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人
员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0032]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0033]关于本申请中的第一导电类型与第二导向类型为相反的导电类型，本申请以第一导电类型结构中掺杂有N型施主杂质，第二导电类型结构中掺杂有P型受主杂质为例进行阐述说明。在其他实施例中，第一导电类型还可以为P型，同时第二导电类型为N型。
[0034]图1示出了本申请一实施例提供的SGT MOS器件的终端保护环结构的制造方法流程图，从图1中可以看出，该SGT MOS器件的终端保护环结构的制造方法包括以下步骤：
[0035]步骤S1：提供半导体基底层，所述半导体基底层包括第一导电类型外延层，所述第一导电类型外延层的终端耐压区中形成保护环槽；所述保护环槽从所述第一导电类型外延层的表面向下延伸。
[0036]参照图2，其示出了步骤S1提供的半导体基底层部分剖视结构示意图，该半导体基底层仅展示本方案涉及的结构，该半导体基底层还具有其他图2未示出的结构。从图2中可以看出，该半导体基底层100中形成第一导电类型外延层110，该第一导电类型外延层110的终端耐压区111中形成保护环槽200，该保护环槽200从所述第一导电类型外延层11本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SGT MOS器件的终端保护环结构的制造方法，其特征在于，所述SGT MOS器件的终端保护环结构的制造方法包括以下步骤：提供半导体基底层，所述半导体基底层包括第一导电类型外延层，所述第一导电类型外延层的终端耐压区中形成保护环槽；所述保护环槽从所述第一导电类型外延层的表面向下延伸；涂覆光刻胶，所述光刻胶至少覆盖在所述终端耐压区；对所述光刻胶进行曝光显影操作，去除所述保护环槽位置处的光刻胶形成耐压提高区注入图案；进行第二导电类型离子注入，所述第二导电类型离子穿过所述耐压提高区注入图案注入至所述保护环槽的底部，形成耐压提高区注入环；去除剩余光刻胶后，在所述保护环槽的内壁上形成场氧化层；向带有所述场氧化层的保护环槽中沉积多晶硅。2.如权利要求1所述的SGT MOS器件的终端保护环结构的制造方法，其特征在于，所述保护环槽的环宽为2um至3um。3.如权利要求1所述的SGT MOS器件的终端保护环结构的制造方法，其特征在于，所述终端耐压区中还形成有深沟槽，所述深沟槽从所述第一导电类型外延层的表面向下延伸。4.如权利要求1所述的SGT MOS器件的终端保护环结构的制造方法，其特征在于，在所述步骤涂覆光刻胶，所述光刻胶至少覆盖在所述终端耐压区进行前，还进行步骤：形...

【专利技术属性】
技术研发人员：张博文，邱立军，王丽，刘秀勇，马栋，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：