一种碳化硅基FINFET功率器件及其制备方法、芯片技术

本申请属于半导体技术领域，提供了一种碳化硅基FINFET功率器件及其制备方法、芯片，通过在碳化硅衬底的正面依次外延生长N型漂移层以及P型开关隔离层，P型开关隔离层被电压信道层划分为第一开关隔离区和第二开关隔离区，在电压信道层上形成电流扩散层，并在电流扩散层两侧形成第一源极掺杂层、第二源极掺杂层、多个隔离结构以及多个栅区沟道结构，在栅区沟道结构上形成栅极金属层，通过栅极金属层以及鳍状结构的栅区沟道结构感应得到多条电流通道达到源极，并通过在电流扩散层上形成肖特基金属层，以最低的成本和芯片占用面积在器件中集成肖特基二极管，提升了碳化硅基FINFET功率器件的开关速度和可靠性。件的开关速度和可靠性。件的开关速度和可靠性。

【技术实现步骤摘要】
一种碳化硅基FINFET功率器件及其制备方法、芯片


[0001]本申请属于半导体
，尤其涉及一种碳化硅基FINFET功率器件及其制备方法、芯片。

技术介绍

[0002]功率晶体管的击穿电压(Breakdown Voltage，BV)是一个非常重要的参数，为了增加功率晶体管的BV，同时节省芯片面积，功率晶体管从平面结构转化成垂直结构。追求高击穿电压、高电流密度以及较小的器件面积依然是功率晶体管的进一步发展方向，垂直型的FinFET功率器件因其高电流密度、高耐压和小芯片面积的优势受到广泛的关注。
[0003]然而，在垂直型的FinFET功率器件中，通常由器件内的寄生体二极管对器件关断产生的浪涌电流进行泄放，而寄生体二极管比较脆弱，对器件的可靠性产生了较大的负面影响。

技术实现思路

[0004]为了解决上述技术问题，本申请实施例提供了一种碳化硅基FINFET功率器件及其制备方法、芯片，旨在解决垂直型的FinFET功率器件内寄生体二极管比较脆弱导致器件可靠性下降的问题。
[0005]本申请实施例第一方面提供了一种碳化硅基FINFET功率器件的制备方法，所述制备方法包括：
[0006]在碳化硅衬底的正面依次外延生长N型漂移层以及P型开关隔离层；
[0007]对所述P型开关隔离层的指定区域进行N型掺杂形成电压信道层，以将所述P型开关隔离层划分为第一开关隔离区和第二开关隔离区；
[0008]在所述电压信道层上形成电流扩散层，并在所述电流扩散层两侧形成第一源极掺杂层、第二源极掺杂层、多个隔离结构以及多个栅区沟道结构；其中，所述第一源极掺杂层位于所述第一开关隔离区上，且通过所述栅区沟道结构与所述电流扩散层连接，所述第二源极掺杂层位于所述第二开关隔离区上，且通过所述栅区沟道结构与所述电流扩散层连接；
[0009]在所述栅区沟道结构上形成栅极金属层；其中，所述栅极金属层与所述栅区沟道结构之间绝缘；
[0010]在所述电流扩散层上形成肖特基金属层；其中，所述肖特基金属层与所述电流扩散层之间形成肖特基接触；
[0011]在所述碳化硅衬底的背面形成漏极金属层。
[0012]在一个实施例中，所述在所述电流扩散层上形成肖特基金属层，包括：
[0013]在所述电流扩散层上淀积肖特基金属材料，并对所述肖特基金属材料进行刻蚀处理，形成互不接触的第一肖特基金属区和第二肖特基金属区；其中，所述第一肖特基金属区与靠近所述第一源极掺杂层的所述栅区沟道结构接触，所述第二肖特基金属区与靠近所述
第二源极掺杂层的所述栅区沟道结构接触。
[0014]在一个实施例中，所述第一肖特基金属区和所述第二肖特基金属区平行设置，且所述第一肖特基金属区和所述第二肖特基金属区的长度相同。
[0015]在一个实施例中，所述第一肖特基金属区和所述第二肖特基金属区的宽度相同。
[0016]在一个实施例中，所述第一肖特基金属区和所述第二肖特基金属区之间的空隙宽度大于所述第一肖特基金属区和第所述二肖特基金属区的宽度。
[0017]在一个实施例中，所述在所述电压信道层上形成电流扩散层，并在所述电流扩散层两侧形成第一源极掺杂层、第二源极掺杂层、多个隔离结构以及多个栅区沟道结构，包括：
[0018]在所述电压信道层和所述P型开关隔离层上外延生长N型外延层；
[0019]对所述N型外延层上的第一预设刻蚀区域进行刻蚀形成多个第一刻蚀深槽和多个第一栅区沟道结构，对所述N型外延层上的第二预设刻蚀区域进行刻蚀形成多个第二刻蚀深槽和多个第二栅区沟道结构，以在所述电压信道层上形成所述电流扩散层、所述第一源极掺杂层以及第二源极掺杂层；其中，所述第一源极掺杂层和所述电流扩散层位于所述第一栅区沟道结构两侧，所述第二源极掺杂层和所述电流扩散层位于所述第二栅区沟道结构两侧。
[0020]在一个实施例中，所述在所述电压信道层上形成电流扩散层，并在所述电流扩散层两侧形成第一源极掺杂层、第二源极掺杂层、多个隔离结构以及多个栅区沟道结构，还包括：
[0021]在所述第一刻蚀深槽内沉积P型半导体材料以形成第一隔离结构；
[0022]在所述第二刻蚀深槽内沉积P型半导体材料以形成第二隔离结构。
[0023]在一个实施例中，所述电流扩散层、所述第一源极掺杂层以及所述第二源极掺杂层平行设置。本申请实施例第二方面还提供了一种碳化硅基FINFET功率器件，所述碳化硅基FINFET功率器件采用如上述任一项所述的制备方法制备。
[0024]本申请实施例第三方面还提供了一种芯片，所述芯片内集成如上述任一项所述的制备方法制备的垂直型晶体管。
[0025]本申请实施例与现有技术相比存在的有益效果是：通过在碳化硅衬底的正面依次外延生长N型漂移层以及P型开关隔离层，P型开关隔离层被电压信道层划分为第一开关隔离区和第二开关隔离区，在电压信道层上形成电流扩散层，并在电流扩散层两侧形成第一源极掺杂层、第二源极掺杂层、多个隔离结构以及多个栅区沟道结构，在栅区沟道结构上形成栅极金属层，通过栅极金属层以及鳍状结构的栅区沟道结构感应得到多条电流通道达到源极，并通过在电流扩散层上形成肖特基金属层，以最低的成本和芯片占用面积在器件中集成肖特基二极管，提升了碳化硅基FINFET功率器件的开关速度和可靠性。
附图说明
[0026]图1是本申请一个实施例提供的垂直型晶体管的制备方法的流程示意图；
[0027]图2是本申请一个实施例提供的形成N型漂移层200和P型开关隔离层300的示意图；
[0028]图3是本申请一个实施例提供的形成电压信道层210的示意图；
[0029]图4是本申请一个实施例提供的形成电流扩散层830的示意图；
[0030]图5是本申请一个实施例提供的步骤S30的一个流程示意图；
[0031]图6是本申请一个实施例提供的外延生长工艺在电压信道层210和P型开关隔离层的示意图；
[0032]图7是本申请一个实施例提供的形成第一隔离结构312和第二隔离结构322的示意图；
[0033]图8是本申请一个实施例提供的步骤S30的另一个流程示意图；
[0034]图9是本申请一个实施例提供的垂直型晶体管的第一结构示意图；
[0035]图10是本申请一个实施例提供的垂直型晶体管的第一电流示意图；
[0036]图11是本申请一个实施例提供的垂直型晶体管的第一结构示意图；
[0037]图12是本申请一个实施例提供的垂直型晶体管的第二电流示意图。
具体实施方式
[0038]为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0039]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅基FINFET功率器件的制备方法，其特征在于，所述制备方法包括：在碳化硅衬底的正面依次外延生长N型漂移层以及P型开关隔离层；对所述P型开关隔离层的指定区域进行N型掺杂形成电压信道层，以将所述P型开关隔离层划分为第一开关隔离区和第二开关隔离区；在所述电压信道层上形成电流扩散层，并在所述电流扩散层两侧形成第一源极掺杂层、第二源极掺杂层、多个隔离结构以及多个栅区沟道结构；其中，所述第一源极掺杂层位于所述第一开关隔离区上，且通过所述栅区沟道结构与所述电流扩散层连接，所述第二源极掺杂层位于所述第二开关隔离区上，且通过所述栅区沟道结构与所述电流扩散层连接；在所述栅区沟道结构上形成栅极金属层；其中，所述栅极金属层与所述栅区沟道结构之间绝缘；在所述电流扩散层上形成肖特基金属层；其中，所述肖特基金属层与所述电流扩散层之间形成肖特基接触；在所述碳化硅衬底的背面形成漏极金属层。2.如权利要求1所述的制备方法，其特征在于，所述在所述电流扩散层上形成肖特基金属层，包括：在所述电流扩散层上淀积肖特基金属材料，并对所述肖特基金属材料进行刻蚀处理，形成互不接触的第一肖特基金属区和第二肖特基金属区；其中，所述第一肖特基金属区与靠近所述第一源极掺杂层的所述栅区沟道结构接触，所述第二肖特基金属区与靠近所述第二源极掺杂层的所述栅区沟道结构接触。3.如权利要求1所述的制备方法，其特征在于，所述第一肖特基金属区和所述第二肖特基金属区平行设置，且所述第一肖特基金属区和所述第二肖特基金属区的长度相同。4.如权利要求2或者3所述的制备方法，其特征在于，所述第一肖特基金属区和所述第二肖特基金属区的宽度相同。5.如权利要求2或者3所述的制备方法，其特征在于，所述第一肖特基金属区和所...

【专利技术属性】
技术研发人员：吴龙江，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：