System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种沟槽栅MOS管及其制备方法技术_技高网

一种沟槽栅MOS管及其制备方法技术

技术编号:40928505 阅读:5 留言:0更新日期:2024-04-18 14:50
本申请提供一种沟槽栅MOS管及其制备方法,在MOS管中,栅极设置在漂移层上;多个第一掺杂区间隔绕设在栅极的四周,相邻两个第一掺杂区之间形成第一间隔;多个第二掺杂区中的每一第二掺杂区对应设置在一个第一间隔内;源极设置在第二掺杂区上,并与第二掺杂区电连接;漏极设置在漂移层背离栅极的一侧;由于设置了多个第一掺杂区和第二掺杂区,第一掺杂区和第二掺杂区之间则会形成更多的JFET区,因为本申请还通过设置栅极背离漂移层的一侧与第一掺杂区背离漂移层的一侧以及与第二掺杂区背离漂移层的一侧平齐,形成沟槽栅状的栅极结构,栅极能够隔设不同掺杂区之间,有利于减少JFET区域,有利于进一步减少导通电阻。

【技术实现步骤摘要】

本申请属于mos管结构,尤其涉及一种沟槽栅mos管及其制备方法。


技术介绍

1、随着电子技术的不断发展,mos管(metal oxide semiconductor,金属氧化物半导体晶体管)作为半导体器件的重要部分,在各种电路中得到了广泛应用。mos管的击穿电压(bv,breakdown voltage)和导通电阻(ron, sp,specific on resistance)是衡量其性能的重要参数。

2、在相关技术中,当前的mos管多为平面栅极结构,但是在平面栅mos管中,其掺杂区之间容易形成jfet(结型场效应管)区,进而导致导通电阻变高,从而会增加功率器件本身的耗电。

3、因此,如何降低mos管的导通电阻是本领域技术人员目前需要解决的问题。


技术实现思路

1、本申请的目的在于提供一种沟槽栅mos管及其制备方法,旨在解决传统技术中mos管的导通电阻较高的问题。

2、本申请实施例的第一方面提出了一种沟槽栅mos管,所述mos管包括:

3、漂移层;

4、栅极,设置在所述漂移层上;

5、多个第一掺杂区,所述多个第一掺杂区间隔绕设在所述栅极的四周,相邻两个所述第一掺杂区之间形成第一间隔;

6、多个第二掺杂区,所述多个第二掺杂区间隔绕设在所述栅极的四周,且每一所述第二掺杂区对应设置在一个所述第一间隔内;其中,所述第二掺杂区的掺杂类型不同于所述第一掺杂区的掺杂类型;

7、源极,设置在所述第二掺杂区上,并与所述第二掺杂区电连接;

8、漏极,设置在所述漂移层背离所述栅极的一侧;

9、其中,所述栅极背离所述漂移层的一侧与所述第一掺杂区背离所述漂移层的一侧以及与所述第二掺杂区背离所述漂移层的一侧平齐。

10、在本申请的部分实施例中,所述栅极沿着第一方向在所述漂移层上的投影与所述第一掺杂区沿着所述第一方向在所述漂移层的投影不重叠;和/或,所述栅极沿着第一方向在所述漂移层上的投影与所述第二掺杂区沿着所述第一方向在所述漂移层的投影不重叠。

11、在本申请的部分实施例中,所述漂移层上设置有第一沟槽,所述栅极的一部分容设在所述第一沟槽内,另一部分延伸出所述第一沟槽外。

12、在本申请的部分实施例中,所述沟槽栅mos管还包括绝缘层,所述绝缘层铺设在所述第一沟槽内,并形成第二沟槽,所述栅极容设在所述第二沟槽内。

13、在本申请的部分实施例中,所述第一掺杂区的一部分间隔绕设在所述栅极的四周,另一部分插设至所述漂移层内。

14、在本申请的部分实施例中,所述第一掺杂区的数量为四个,四个所述第一掺杂区之间限定出四个所述第一间隔,且每一所述第一间隔的宽度相等。

15、在本申请的部分实施例中,所述第二掺杂区的数量为四个,四个所述第二掺杂区与所述四个所述第一间隔一一对应设置。

16、在本申请的部分实施例中,所述mos管还包括p体层,所述p体层设置在所述漂移层与所述第二掺杂区之间。

17、第二方面,一种沟槽栅mos管的制备方法,应用在上述的沟槽栅mos管上,所述沟槽栅mos管的制备方法包括:

18、提供一所述漂移层,所述漂移层具有用于设置栅极的预设区域;

19、在所述预设区域的四周交替间隔绕设多个所述第一掺杂区和多个预掺杂区;

20、在所述预设区域上设置栅极;

21、在所述预掺杂区的至少部分区域注入离子以形成所述第二掺杂区;

22、在第二掺杂区上设置所述源极,以及在所述漂移区背离所述栅极的一侧设置所述漏极。

23、在本申请的部分实施例中,所述在所述预设区域上设置栅极包括:

24、在所述漂移层的预设区域上刻蚀出第一沟槽;

25、在第一沟槽内制备栅氧化层,以形成带有第二沟槽的绝缘层;

26、在第二沟槽内沉积多晶硅形成所述栅极。

27、本专利技术实施例与现有技术相比存在的有益效果是:上述的一种沟槽栅mos管及其制备方法,该mos管包括漂移层、栅极、多个第一掺杂区、多个第二掺杂区、源极以及漏极;栅极设置在漂移层上;多个第一掺杂区间隔绕设在栅极的四周,相邻两个第一掺杂区之间形成第一间隔;多个第二掺杂区间隔绕设在栅极的四周,且每一第二掺杂区对应设置在一个第一间隔内;其中,第二掺杂区的掺杂类型不同于第一掺杂区的掺杂类型;源极设置在第二掺杂区上,并与第二掺杂区电连接;漏极设置在漂移层背离栅极的一侧;本申请一方面通过在栅极的四周形成第一掺杂区和第二掺杂区,以形成横向水平电场,有利于提高mos管的击穿电压;另一方面每一第二掺杂区均可形成导电沟道,通过设置多个导电沟道以有利于减小导通电阻;但是,由于设置了多个第一掺杂区和第二掺杂区,第一掺杂区和第二掺杂区之间则会形成更多的jfet区,因为本申请还通过再一方面,设置栅极背离漂移层的一侧与第一掺杂区背离漂移层的一侧以及与第二掺杂区背离漂移层的一侧平齐,形成沟槽栅状的栅极结构,栅极能够隔设不同掺杂区之间,有利于减少jfet区域,进而有利于进一步减少导通电阻。

本文档来自技高网...

【技术保护点】

1.一种沟槽栅MOS管,其特征在于,所述MOS管包括:

2.根据权利要求1所述的沟槽栅MOS管,其特征在于,所述栅极沿着第一方向在所述漂移层上的投影与所述第一掺杂区沿着所述第一方向在所述漂移层的投影不重叠;和/或,所述栅极沿着第一方向在所述漂移层上的投影与所述第二掺杂区沿着所述第一方向在所述漂移层的投影不重叠。

3.根据权利要求2所述的沟槽栅MOS管,其特征在于,所述漂移层上设置有第一沟槽,所述栅极的一部分容设在所述第一沟槽内,另一部分延伸出所述第一沟槽外。

4.根据权利要求3所述的沟槽栅MOS管,其特征在于,所述沟槽栅MOS管还包括绝缘层,所述绝缘层铺设在所述第一沟槽内,并形成第二沟槽,所述栅极容设在所述第二沟槽内。

5.根据权利要求1至4任意一项所述的沟槽栅MOS管,其特征在于,所述第一掺杂区的一部分间隔绕设在所述栅极的四周,另一部分插设至所述漂移层内。

6.根据权利要求1所述的沟槽栅MOS管,其特征在于,所述第一掺杂区的数量为四个,四个所述第一掺杂区之间限定出四个所述第一间隔,且每一所述第一间隔的宽度相等。

7.根据权利要求6所述的沟槽栅MOS管,其特征在于,所述第二掺杂区的数量为四个,四个所述第二掺杂区与所述四个所述第一间隔一一对应设置。

8.根据权利要求5所述的沟槽栅MOS管,其特征在于,所述MOS管还包括P体层,所述P体层设置在所述漂移层与所述第二掺杂区之间。

9.一种沟槽栅MOS管的制备方法,其特征在于,应用在权利要求1至8任意一项所述的沟槽栅MOS管上,所述沟槽栅MOS管的制备方法包括:

10.根据权利要求9所述的沟槽栅MOS管的制备方法,其特征在于,所述在所述预设区域上设置栅极包括:

...

【技术特征摘要】

1.一种沟槽栅mos管,其特征在于,所述mos管包括:

2.根据权利要求1所述的沟槽栅mos管,其特征在于,所述栅极沿着第一方向在所述漂移层上的投影与所述第一掺杂区沿着所述第一方向在所述漂移层的投影不重叠;和/或,所述栅极沿着第一方向在所述漂移层上的投影与所述第二掺杂区沿着所述第一方向在所述漂移层的投影不重叠。

3.根据权利要求2所述的沟槽栅mos管,其特征在于,所述漂移层上设置有第一沟槽,所述栅极的一部分容设在所述第一沟槽内,另一部分延伸出所述第一沟槽外。

4.根据权利要求3所述的沟槽栅mos管,其特征在于,所述沟槽栅mos管还包括绝缘层,所述绝缘层铺设在所述第一沟槽内,并形成第二沟槽,所述栅极容设在所述第二沟槽内。

5.根据权利要求1至4任意一项所述的沟槽栅mos管,其特征在于,所述第一掺杂区的一部分间隔...

【专利技术属性】
技术研发人员:李金耀
申请(专利权)人:深圳天狼芯半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1