【技术实现步骤摘要】
本专利技术涉及半导体制造领域，且具体涉及一种深沟槽底部多晶硅电阻率的测试结构和测试方法。
技术介绍
1、电容器是集成电路中应用最广泛的无源器件，受半导体技术的驱动，集成电路对小型化、高性能、大容量的电容需求越来越迫切，硅电容作为mlcc的高端替代产品，可实现满足上述需求，并广泛应用于电路中的隔直通交、旁路、滤波、耦合、调谐回路、能量转换与存储等领域。多晶硅-介电层-多晶硅型深沟槽电容器可兼容传统硅基cmos工艺，是硅电容的低成本解决方案之一。
2、为提高硅电容的高频特性，需要降低硅电容的等效串联电阻（esr）和等效串联电感（esl），其中，多晶硅极板的阻值是影响esr的关键部分。一般来说，多晶硅极板采用低压化学气相沉积法叠加原位掺杂的方式制备，反应气体为硅烷和磷烷，因此，磷的掺杂浓度是影响多晶硅极板阻值的主因。深沟槽具有较高的深宽比，导致深沟槽底部的气体浓度低于深沟槽表层的气体浓度，进而导致深沟槽底部多晶硅的电阻率高于深沟槽顶部多晶硅的电阻率，因此，优化深沟槽底部多晶硅的电阻率是改善多晶硅极板阻值的关键。
3、传统的平面薄膜的电阻测试结构通常定义为长条形或蛇形，薄膜中任意位置的电阻率近似相同，测试后可得薄膜的电阻率。当所述结构应用于3d深沟槽结构中时，深沟槽顶部的阻值最小，其测试结构的电阻主要呈现为深沟槽顶部的电阻，无法实现单独的、精确的表征深沟槽底部电阻。
4、如图1-3所示，平面薄膜的电阻测试结构应用于3d深沟槽的结构，包括：半导体衬底100；一个或多个深沟槽101，其形成于所述半导体衬底
5、在所述传统的测试结构中，两端子之间的总电阻可由三个横向电阻分量ra、rb和rc，以及四个纵向电阻分量r1、r2、r3和r4的组合而成，所述横向电阻分量ra代表沟槽顶部的横向电阻，所述横向电阻分量rb代表沟槽中部的横向电阻，所述横向电阻分量rc代表沟槽底部的横向电阻。理想条件下，假定薄膜中任意位置的电阻率相同，因此，所述横向电阻分量ra=rb=rc，所述纵向电阻分量r1=r2=r3=r4，所述总电阻ri可表示为：。
6、实际上，受磷烷浓度影响，薄膜电阻率自沟槽顶部至沟槽底部逐渐升高，所述横向电阻分量ra＜rb＜rc，所述纵向电阻r1=r2＜r3=r4，所述总电阻rj可表示为：。
7、由此可见，所述横向电阻分量rc无法从所述总电阻rj中分离出，继而无法实现沟槽底部阻值rc的精确测量。为此，有必要探索一种单独的、精确地表征深沟槽底部多晶硅阻值的测试结构和测试方法。
技术实现思路
1、本专利技术提供了一种深沟槽底部多晶硅电阻率的测试结构和测试方法。
2、本专利技术的技术方案：
3、一种深沟槽底部多晶硅电阻率的测试结构，所述测试结构为沟槽电阻器；所述测试结构的沟槽具有一个横向主支以及若干纵向上分支、若干纵向下分支，各纵向上分支、各纵向下分支均匀分布在横向主支纵向两侧、等长、等数量、关于横向主支对称。
4、四个测试垫，其中，两个测试垫连接测试结构的电阻的第一端子，另外两个测试垫连接测试结构的电阻的第二端子。
5、所述测试结构的各纵向上、下分支电阻分量rf远大于所述横向主支电阻分量rz。
6、一种深沟槽底部多晶硅电阻率的测试方法，所述测试方法包括：
7、s1：提供两组上述测试结构，分别为测试结构a和测试结构b；
8、所述测试结构a中纵向上分支、纵向下分支的数量为n，所述测试结构b中纵向上分支、纵向下分支的数量为n+m，所述测试结构a和测试结构b的沟槽深度相同为h、沟槽宽度相同为w、第一导电层厚度相同为t、第一导电层置于沟槽外的长度相同为le，各纵向上分支或各纵向下分支的沟槽横向间距相同为s、各纵向上分支或各纵向下分支的沟槽长度相同为lf；
9、所述测试结构a和测试结构b中各纵向上分支和各纵向下分支电阻的归一化电阻率相同设为ρf，所述测试结构a和测试结构b的沟槽顶部电阻的电阻率相同设为ρt、沟槽侧壁电阻的归一化电阻率相同设为ρh、沟槽底部电阻的电阻率相同设为ρb；
10、s2：测试结构a的电阻测试，在其电阻的第一端子与第二端子之间设定恒定电流if，测得其电阻的第一端子与第二端子之间的电压值为va，得测试结构a的电阻ra=va/if；
11、测试结构b的电阻测试，在其电阻的第一端子与第二端子之间设定恒定电流if，测得其电阻的第一端子与第二端子之间的电压vb，得测试结构b的电阻rb=vb/if；
12、s3：根据函数，换算得。
13、测试结构a中，以横向主支电阻分量为其电阻，得函数；
14、测试结构b中，以横向主支电阻分量为其电阻，得函数；
15、换算得函数。
16、本专利技术的优点是，设计合理，构思巧妙，解决了传统测试结构的痛点，可精确地测量深沟槽底部多晶硅的阻值，继而获知深沟槽底部多晶硅的电阻率，对多晶硅极板阻值的调控以及相关工艺参数的监控具有重要意义。
本文档来自技高网...【技术保护点】
1.一种深沟槽底部多晶硅电阻率的测试结构，所述测试结构为沟槽电阻器；其特征在于，所述测试结构的沟槽具有一个横向主支以及若干纵向上分支、若干纵向下分支，各纵向上分支、各纵向下分支均匀分布在横向主支纵向两侧、等长、等数量、关于横向主支对称。
2.根据权利要求1所述的一种深沟槽底部多晶硅电阻率的测试结构，其特征在于，四个测试垫，其中，两个测试垫连接测试结构的电阻的第一端子，另外两个测试垫连接测试结构的电阻的第二端子。
3.根据权利要求1所述的一种深沟槽底部多晶硅电阻率的测试结构，其特征在于，所述各纵向上、下分支电阻分量Rf远大于所述横向主支电阻分量Rz。
4.一种深沟槽底部多晶硅电阻率的测试方法，其特征在于，所述测试方法包括：
5.根据权利要求4所述的一种深沟槽底部多晶硅电阻率的测试方法，其特征在于，
【技术特征摘要】
1.一种深沟槽底部多晶硅电阻率的测试结构，所述测试结构为沟槽电阻器；其特征在于，所述测试结构的沟槽具有一个横向主支以及若干纵向上分支、若干纵向下分支，各纵向上分支、各纵向下分支均匀分布在横向主支纵向两侧、等长、等数量、关于横向主支对称。
2.根据权利要求1所述的一种深沟槽底部多晶硅电阻率的测试结构，其特征在于，四个测试垫，其中，两个测试垫连接测试结构的电阻的第一...
【专利技术属性】
技术研发人员：聂祥龙，
申请(专利权)人：芯铭半导体杭州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。