System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请属于功率器件,尤其涉及一种超结碳化硅mosfet及其制备方法、芯片。
技术介绍
1、碳化硅(sic)作为第三代半导体材料的典型代表,也是目前晶体生产技术和器件制造水平最成熟,应用最广泛的宽禁带半导体材料之一。目前,sic已经形成了全球的材料、器件和应用产业链。sic金氧半场效晶管(metal-oxide- semiconductorfield-effecttransistor,mosfet)属于新型的功率半导体器件,由于碳化硅材料具有较高的击穿电场,较高的饱和漂移速度,因此,碳化硅mosfet具有高击穿电压和高频特性。
2、碳化硅mosfet目前所采用的传统的超结结构容易受电荷不平衡的影响而降低器件的击穿电压(bv),为了缓解电荷不平衡的影响,可以在器件内采用介电常数高于200的高k介质层代替器件内的p柱结构,然而,介电常数高于200的高k介质材料存在成本高、数量稀缺的问题。
技术实现思路
1、为了解决上述技术问题,本申请实施例提供了一种超结碳化硅mosfet及其制备方法、芯片,可以在解决目前的常规结构的超结碳化硅mosfet中需要采用介电常数高于200的高k介质材料所存在的成本高、数量稀缺的问题。
2、本申请实施例第一方面提供了一种超结碳化硅mosfet,所述超结碳化硅mosfet包括:
3、碳化硅衬底和漏极层,所述漏极层形成于所述碳化硅衬底的背面;
4、高k介质层、p柱以及n型漂移区,分别形成于所述碳化硅衬底的正面,其中,所
5、第一p型掺杂区和p型多晶硅层,所述第一p型掺杂区形成于所述p型多晶硅层和所述p柱之间,且所述p型多晶硅层与所述高k介质层接触;
6、电流扩展层和第二p型掺杂区,形成于所述n型漂移区上;
7、p型基区,形成于所述电流扩展层上;
8、栅极介质层,形成于所述第二p型掺杂区上;
9、p型源极区和n型源极区,形成于所述p型基区上,且所述n型源极区与所述栅极介质层接触;
10、栅极层,形成于所述栅极介质层上;其中,所述栅极介质层隔离所述栅极层与所述p型基区;
11、源极层,形成于所述p型多晶硅层、所述p型源极区以及所述n型源极区上。
12、在一些实施例中,所述p柱的宽度与所述第一p型掺杂区的宽度相同。
13、在一些实施例中,所述高k介质层的宽度大于所述p柱的宽度,且所述高k介质层的宽度小于所述n型漂移区的宽度。
14、在一些实施例中,所述p型多晶硅层的高度大于所述电流扩展层与所述p型基区之和,且所述p型多晶硅层分别与所述电流扩展层、所述p型基区以及所述p型源极区接触。
15、在一些实施例中,所述电流扩展层的厚度大于所述第二p型掺杂区的厚度。
16、在一些实施例中,所述高k介质层的介电常数大于30。
17、在一些实施例中,所述栅极介质层为氧化硅或者氮化硅。
18、在一些实施例中,所述电流扩展层的掺杂浓度大于所述n型漂移区的掺杂浓度。
19、本申请实施例第二方面还提供了一种超结碳化硅mosfet的制备方法,所述超结碳化硅mosfet的制备方法包括:
20、在碳化硅衬底的正面依次注入n型掺杂离子形成n型漂移区和电流扩展层;
21、对所述电流扩展层和所述n型漂移区进行刻蚀,在所述碳化硅衬底上形成第一深槽,在所述电流扩展层上形成第二深槽,并在所述第一深槽的侧壁注入p型掺杂离子形成p柱;其中,所述电流扩展层为l形结构;
22、对所述p柱进行刻蚀,以使所述p柱的高度小于或者等于所述n型漂移区的高度;
23、在所述p柱上注入p型掺杂离子形成第一p型掺杂区,在所述电流扩展层的水平部的部分区域注入p型掺杂离子形成第二p型掺杂区,在所述电流扩展层的垂直部依次注入p型掺杂离子和n型掺杂离子形成p型基区、p型源极区和n型源极区;
24、在所述第一深槽内填充高k介质材料形成高k介质层,并在所述第一p型掺杂区和所述高k介质层上形成p型多晶硅层;其中,所述高k介质层与所述电流扩展层之间形成异质结结构;
25、在所述第二深槽内形成栅极介质层以及栅极层,并在所述p型多晶硅层上形成源极层,在所述碳化硅衬底的背面形成漏极层;且所述栅极介质层隔离所述栅极层与所述p型基区。
26、本申请实施例第三方面还提供了一种芯片,包括如上述任一项实施例所述的超结碳化硅mosfet;或者包括如上述任一项实施例所述的制备方法制备的超结碳化硅mosfet。
27、本申请实施例的有益效果:通过在源极层下方形成与栅极层连接的p型多晶硅层,实现从源极层、p型多晶硅层、电流扩展层、n型漂移区、碳化硅衬底到漏极层的续流通道,使得器件的导通电阻大大低于其体二极管,提高了器件的第三象限性能。并通过在p柱的一侧设置高k介质层可以提升器件的击穿电压,并在p柱的另一侧形成n型漂移区,p柱的引入可以辅助耗尽n型漂移区,如此可以降低高k介质层所需的介质材料的介电常数,由高k介质层吸引n型漂移区的大部分电场线,并且在p柱和n型漂移区之间存在电荷不平衡的情况下也可以避免降低器件的性能。
本文档来自技高网...【技术保护点】
1.一种超结碳化硅MOSFET,其特征在于,所述超结碳化硅MOSFET包括:
2.如权利要求1所述的超结碳化硅MOSFET,其特征在于,所述P柱的宽度与所述第一P型掺杂区的宽度相同。
3.如权利要求2所述的超结碳化硅MOSFET,其特征在于,所述高K介质层的宽度大于所述P柱的宽度,且所述高K介质层的宽度小于所述N型漂移区的宽度。
4.如权利要求1所述的超结碳化硅MOSFET,其特征在于,所述P型多晶硅层的高度大于所述电流扩展层与所述P型基区之和,且所述P型多晶硅层分别与所述电流扩展层、所述P型基区以及所述P型源极区接触。
5.如权利要求1所述的超结碳化硅MOSFET,其特征在于,所述电流扩展层的厚度大于所述第二P型掺杂区的厚度。
6.如权利要求1所述的超结碳化硅MOSFET,其特征在于,所述高K介质层的介电常数大于30。
7.如权利要求1-6任一项所述的超结碳化硅MOSFET,其特征在于,所述栅极介质层为氧化硅或者氮化硅。
8.如权利要求1-6任一项所述的超结碳化硅MOSFET,其特征在于,所述电
9.一种超结碳化硅MOSFET的制备方法,其特征在于,所述超结碳化硅MOSFET的制备方法包括:
10.一种芯片,其特征在于,包括如权利要求1-8任一项所述的超结碳化硅MOSFET;或者包括如权利要求9所述的制备方法制备的超结碳化硅MOSFET。
...【技术特征摘要】
1.一种超结碳化硅mosfet,其特征在于,所述超结碳化硅mosfet包括:
2.如权利要求1所述的超结碳化硅mosfet,其特征在于,所述p柱的宽度与所述第一p型掺杂区的宽度相同。
3.如权利要求2所述的超结碳化硅mosfet,其特征在于,所述高k介质层的宽度大于所述p柱的宽度,且所述高k介质层的宽度小于所述n型漂移区的宽度。
4.如权利要求1所述的超结碳化硅mosfet,其特征在于,所述p型多晶硅层的高度大于所述电流扩展层与所述p型基区之和,且所述p型多晶硅层分别与所述电流扩展层、所述p型基区以及所述p型源极区接触。
5.如权利要求1所述的超结碳化硅mosfet,其特征在于,所述电流扩展层的厚度大于...
【专利技术属性】
技术研发人员:张婷,
申请(专利权)人:深圳天狼芯半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。