存储装置制造方法及图纸

实施方式提供具有更小的面积的存储装置。在实施方式的存储装置中，多个第1导电体相互分离而沿着第1轴排列。存储柱沿着第1轴延伸，与多个第1导电体相对向，包括半导体和将半导体包围的膜。多个接触插塞沿着第1轴延伸，各自包括第2导电体和将第2导电体包围的第1绝缘体。第1绝缘体位于多个第1导电体与第2导电体之间。多个接触插塞各自在下表面与多个第1导电体中的不重复的一个第1导电体的上表面相接。多个接触插塞包括第1接触插塞～第3接触插塞。第1接触插塞和第2接触插塞沿着与第1轴相交的第2轴而相邻地配置。第3接触插塞在第2轴上位于第1接触插塞与第2接触插塞之间，在与第1轴以及第2轴正交的第3轴上配置在不同的位置。置。置。

【技术实现步骤摘要】
存储装置
[0001]本申请享受以日本特许申请2022
‑
048579号(申请日：2022年3月24日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0002]实施方式大体涉及存储装置。

技术介绍

[0003]已知以三维的方式配置了存储单元的存储装置。存储装置被要求具有更小的面积。

技术实现思路

[0004]本专利技术要解决的课题在于，提供具有更小的面积的存储装置。
[0005]一个实施方式涉及的存储装置具备多个第1导电体、存储柱以及多个接触插塞。上述多个第1导电体相互分离地沿着第1轴排列。上述存储柱沿着上述第1轴延伸，与上述多个第1导电体相对向，包括半导体和将上述半导体包围的膜。上述多个接触插塞沿着上述第1轴延伸。上述多个接触插塞各自包括第2导电体和将上述第2导电体包围的第1绝缘体。上述第1绝缘体位于上述多个第1导电体与上述第2导电体之间。上述多个接触插塞各自在下表面与上述多个第1导电体中的不重复的一个第1导电体的上表面相接。上述多个接触插塞包括第1接触插塞、第2接触插塞以及第3接触插塞。上述第1接触插塞和上述第2接触插塞沿着与上述第1轴相交的第2轴相邻地配置。上述第3接触插塞在上述第2轴上位于上述第1接触插塞与上述第2接触插塞之间，在与上述第1轴以及上述第2轴正交的第3轴上配置在不同的位置。
附图说明
[0006]图1表示第1实施方式的存储装置的构成要素和构成要素的连接的例子。
[0007]图2表示第1实施方式的存储装置的一个块的构成要素和构成要素的连接。
[0008]图3表示第1实施方式的存储装置的存储单元阵列的一部分的平面布局的例子。
[0009]图4表示第1实施方式的存储装置的存储区域的一部分的平面布局的例子。
[0010]图5表示第1实施方式的存储装置的存储区域的一部分的剖面的构造。
[0011]图6表示第1实施方式的存储装置的存储柱的剖面的构造的例子。
[0012]图7表示第1实施方式的存储装置的引出区域的一部分的平面布局的例子。
[0013]图8和图9分别表示第1实施方式的存储装置的存储区域和引出区域的一部分的剖面的构造。
[0014]图10～图27分别表示第1实施方式的存储装置的制造工序中的一个步骤期间的剖面构造的例子。
[0015]图28表示参考用的存储装置的引出区域的一部分的平面布局的例子。
[0016]图29和图30分别表示第2实施方式的存储装置的引出区域的一部分的平面布局的例子。
[0017]标号说明
[0018]1存储装置、10存储单元阵列、11行译码器、12寄存器、13定序器、14驱动器、15感测放大器、BLK块、WL字线、BL位线、MT存储单元晶体管、MA存储区域、HA1引出区域、HA2引出区域、SLT部件、SHE部件、MP存储柱、CV接触插塞、22导电体、23导电体、24导电体。
具体实施方式
[0019]在以下的描述中，对于接在某已描述的实施方式后面的实施方式，主要对与已描述的实施方式的不同点进行描述。对于关于某实施方式的全部描述，只要不明示地或者理所当然地被排除掉，就作为其它实施方式的描述也是适用的。由此，对于关于某实施方式的描述，除了必要的情况之外，原则上不包含与关于在先的实施方式的描述相同的内容。对于某实施方式中或者在不同的实施方式中具有大致相同的功能和结构的多个构成要素，为了相互进行区别，有时在参照标号的末尾进一步附加有数字或者字符。
[0020]附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等可能与现实的不同。在附图彼此之间也可能包括彼此的寸法的关系、比率不同的部分。在俯视图中，为了提高附图的视觉识别性，有时附加了影线。附加于俯视图的影线不一定与附加了影线的构成要素的素材和(或)特性相关联。
[0021]在本说明书和权利要求书中，某第1要素“连接”于其它第2要素包括第1要素直接地或者总是或暂时性地经由成为导电性的要素而连接于第2要素。
[0022]以下，使用xyz正交坐标系来描述实施方式。有时附图的纵轴的正方向被称为上侧、负方向被称为下侧。有时附图的横轴的正方向被称为右侧、负方向被称为左侧。
[0023]1.第1实施方式
[0024]1.1.构成(构造)
[0025]1.1.1.存储装置
[0026]图1表示第1实施方式的存储装置的构成要素和构成要素的连接的例子。存储装置1是使用存储单元来存储数据的装置。存储装置1由外部的存储控制器进行控制。存储装置1例如基于从存储控制器接受到的命令CMD和地址信息ADD来进行动作。存储装置1接受所要写入的数据DAT，输出存储于存储装置1的数据。存储装置1例如作为一个半导体芯片来构成。
[0027]存储装置1包括存储单元阵列10、行译码器11、寄存器12、定序器13、驱动器14以及感测放大器15等构成要素。
[0028]存储单元阵列10是存储单元晶体管和与存储单元晶体管连接的构成要素的集合。存储单元阵列10包括多个存储块(块)BLK(BLK＿0、BLK＿1、
……
)。各块BLK包括多个存储单元晶体管MT(未图示)。字线WL(未图示)和位线BL(未图示)等布线、与存储单元晶体管MT连接的布线也位于存储单元阵列10。
[0029]行译码器11是用于对块BLK进行选择的电路。行译码器11向基于从寄存器12接受到的块地址而选择出的一个块BLK传送从驱动器14供给的电压。
[0030]寄存器12是保持由存储装置1接受到的命令CMD和地址信息ADD的电路。命令CMD对
定序器13指示包括数据读取、数据写入以及数据擦除的各种动作。地址信息ADD指定存储单元阵列10中的访问对象。
[0031]定序器13是对存储装置1整体的动作进行控制的电路。定序器13基于从寄存器12接受到的命令CMD来对行译码器11、驱动器14以及感测放大器15进行控制，执行包括数据读取、数据写入、数据擦除的各种动作。
[0032]驱动器14是生成多个大小不同的电压、对几个构成要素施加存储装置1的动作所需要的各种电压的电路。向行译码器11供给所生成的多个电压中的、基于由定序器13进行的控制和地址信息ADD所选择的电压。
[0033]感测放大器15是输出基于在存储单元阵列10中存储的数据的信号的电路。感测放大器15感测存储单元晶体管MT的状态，基于所感测到的状态来生成读取数据，或者向存储单元晶体管MT传送写入数据。
[0034]1.1.2.存储单元阵列的电路结构
[0035]图2表示第1实施方式的存储装置的一个块BLK的构成要素和构成要素的连接。多个块BLK、例如全部块BLK包括图2所示的构成要素和连接。
[0036]一个块BLK包括多个串单元SU。图2表示4个串单元SU＿0～SU＿3的例子。
[0037]m条位线BL＿0～BL＿m
‑<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储装置，具备：多个第1导电体，其相互分离地沿着第1轴排列；存储柱，其沿着所述第1轴延伸，与所述多个第1导电体相对向，包括半导体和将所述半导体包围的膜；以及多个接触插塞，其沿着所述第1轴延伸，所述多个接触插塞各自包括第2导电体和将所述第2导电体包围的第1绝缘体，所述第1绝缘体位于所述多个第1导电体与所述第2导电体之间，所述多个接触插塞各自在下表面与所述多个第1导电体中的不重复的一个第1导电体的上表面相接，所述多个接触插塞包括第1接触插塞、第2接触插塞以及第3接触插塞，所述第1接触插塞和所述第2接触插塞沿着与所述第1轴相交的第2轴而相邻地配置，所述第3接触插塞在所述第2轴上位于所述第1接触插塞与所述第2接触插塞之间，在与所述第1轴以及所述第2轴正交的第3轴上配置在不同的位置。2.根据权利要求1所述的存储装置，所述多个接触插塞还包括第4接触插塞，所述第3接触插塞和所述第4接触插塞沿着所述第2轴而相邻地配置，所述第2接触插塞在所述第2轴上位于所述第3接触插塞与所述第4接触插塞之间。3.根据权利要求1所述的存储装置，所述多个接触插塞各自沿着包括所述第2轴和所述第3轴的第1面而具有六边形状。4.根据权利要求3所述的存储装置，还具备沿着所述第1轴延伸且将所述多个第1导电体贯穿的多个绝缘体，所述多个绝缘体位于从所述多个接触插塞各自的形状的中心偏离了的区域。5.根据权利要求4所述的存储装置，所述多个绝缘体中的一个绝缘体沿着所述第1面而至少部分地与所述多个接触插塞中的一个接触插塞重叠。6.根据权利要求5所述的存储装置，所述多个绝缘体中的一个绝缘体沿着所述第1面而至少部分地与所述多个接触插塞的所述一个接触插塞的顶点重叠。7.根据权利要求3所述的存储装置，还具备：第2绝缘体，其沿着所述第1轴延伸，上端位于比所述多个第1导电体中的设置在最上层的导电体靠上方的位置，下端与所述多个第1导电体中的设置在最下层的导电体相接；和多个第3绝缘体，其沿着所述第1轴延伸，上端与所述多个接触插塞中的一个接触插塞的下表面相接，下端与所述多个第1导电体中的设置在最下层的所述导电体相接，所述多个第3绝缘体位于从所述多个接触插塞各自的形状的中心偏离了的区域。8.根据权利要求7所述的存储装置，所述多个第3绝缘体中的一个第3绝缘体沿着所述第1面而至少部分地与所述多个接触插塞中的一...

【专利技术属性】
技术研发人员：福田夏树，井口直，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：