高密度3D互连构型制造技术

本公开涉及高密度3D互连构型。描述了电子封装结构和系统，其中3D互连结构被集成到封装重新分布层和/或小芯片中以用于向管芯递送电力和信号。此类结构可以显著提高信号的输入输出(IO)密度和布线质量，同时保持电力递送可行。行。行。

【技术实现步骤摘要】
高密度3D互连构型
[0001]本申请是申请日为2021年1月28日、申请号为202180012418.2、专利技术名称为“高密度3D互连构型”的专利技术专利申请的分案申请。


[0002]本文所述的实施方案涉及半导体封装，并且更具体地涉及包括高密度3D互连件的半导体封装件。

技术介绍

[0003]对便携式和移动电子设备诸如移动电话、个人数字助理(PDA)、数字相机、便携式播放器、游戏设备和其他移动设备的当前市场需求要求将更多性能和特征集成到越来越小的空间中。因此，管芯(die)的输入/输出密度和集成在单个封装件内的管芯数量已经显著增加。具体地讲，已提出各种2.5D和3D封装方案作为多管芯封装方案来连接单个封装件内的相邻芯片。

技术实现思路

[0004]根据主题公开的各个方面，电子封装件包括重新分布层(RDL)和RDL上的管芯。RDL包括用于向管芯递送电力和信号的3D互连结构。RDL提高了信号路径的输入输出(IO)密度和布线质量，同时保持电力递送可行。
[0005]根据主题公开的其他方面，电子系统包括电路板。电路板包括负电源(Vss)着陆焊盘(landing pad)、正电源(Vdd)着陆焊盘和多个信号着陆焊盘。电子封装件安装在电路板上并结合到Vss着陆焊盘、Vdd着陆焊盘和所述多个信号着陆焊盘。电子封装件包括重新分布层(RDL)、RDL上的管芯和用于向管芯递送Vss、Vdd和信号的3D互连结构。
附图说明
[0006]图1示出了封装件的2D互连构型的自顶向下2D视图。<br/>[0007]图2示出了根据实施方案的多部件有机封装件的3D互连构型的自顶向下2D视图。
[0008]图3A是根据一个实施方案的包括小芯片(chiplet)的多部件封装件的自顶向下2D视图。
[0009]图3B是根据一个实施方案的包括小芯片的多部件封装件的横截面侧视图图示。
[0010]图3C是根据一个实施方案的包括小芯片的多部件封装件的横截面侧视图图示。
[0011]图4A是根据一个实施方案的包括小芯片的多部件封装件的自顶向下2D视图。
[0012]图4B是根据一个实施方案的包括小芯片的多部件封装件的横截面侧视图图示。
[0013]图5是具有2D并排构型的多部件封装件的自顶向下2D视图。
[0014]图6是根据实施方案的具有包括小芯片的3D互连构型的多部件封装件的自顶向下2D视图。
[0015]图7是两个部件之间的并排构型互连的图示。
[0016]图8是根据实施方案的3D互连构型的图示。
[0017]图9是根据实施方案的3D互连构型的图示。
[0018]图10A是根据一个实施方案的小芯片的横截面侧视图图示。
[0019]图10B是根据一个实施方案的堆叠小芯片的横截面侧视图图示。
[0020]图10C是根据一个实施方案的堆叠小芯片的横截面侧视图图示。
[0021]图11是根据一个实施方案的包括小芯片的多部件封装件的横截面侧视图图示。
[0022]图12是根据一个实施方案的包括堆叠小芯片的多部件封装件的横截面侧视图图示。
[0023]图13A是根据实施方案的具有3D互连构型的多部件封装件的自顶向下2D视图。
[0024]图13B是根据实施方案的包括传导迹线的3D互连结构的横截面视图。
[0025]图13C是根据实施方案的包括电源条(power bar)的3D互连结构的横截面视图。
[0026]图14是根据一个实施方案的包括3D互连结构的小芯片的横截面侧视图图示。
[0027]图15是根据一个实施方案的包括3D互连结构的小芯片的横截面侧视图图示。
[0028]图16是根据一个实施方案的包括3D互连结构的小芯片的横截面侧视图图示。
[0029]图17是根据一个实施方案的多部件封装件的横截面侧视图图示。
具体实施方式
[0030]实施方案描述具有用于在多个部件之间进行电力递送的三维(3D)互连结构的半导体封装件。3D互连结构可用于在电路板和封装部件(例如，管芯)之间和/或在封装件内的部件之间递送电力。3D互连结构可以包括在封装重新分布层(RDL)、封装小芯片以及它们的组合内。
[0031]根据实施方案的3D互连结构可以包括电源条、电源平面、网格、堆叠通孔和用于将电力和信号递送到管芯的其他3D互连结构。与其中封装件到芯片接触焊盘的布线可能受到横向接线密度和焊盘大小的约束的2D互连构型相比，这种3D互连构型可以允许更低的成本和更高的输入输出(IO)密度。在一个实施方案中，3D互连结构内的电源条与管芯焊盘/凸块对准。宽的电源条可以提供用于小电压降(电流电阻(IR))和足够的电迁移容限的充足的金属横截面。电源条的布置可以另外减少横向接线密度的负担，并且允许对特定接触焊盘/凸块进行分组。根据实施方案的3D互连构型可以减少到电子部件(例如，SoC)的片上布线，并且这节省了电力、面积和通信延迟。
[0032]根据实施方案的3D互连构型可以结合待连接的许多类型的管芯(例如，电源管理集成电路(PMIC)、集成电压调节器(IVR)、图形处理单元(GPU)、到其他芯片的有源桥、IO小芯片等)。3D互连构型减少了封装区域，并且这减少了封装成本并减少了给定产品的系统体积。在一个实施方案中，半导体封装件包括片上系统(SoC)管芯，该片上系统(SoC)管芯包括高性能逻辑区域和低性能逻辑区域。3D互连结构可以至少部分地位于低性能逻辑区域下方，以避免如果3D互连结构在具有较高功率密度和较高温度区域的高性能逻辑区域下对准原本可能发生的干扰和劣化。在一个实施方案中，3D互连件大体上在低性能逻辑部件区域的正下方。
[0033]小芯片可以任选地包括在根据实施方案的半导体封装结构中，并且小芯片可以任选地包括3D互连布线或者从封装RDL卸下3D互连布线的一部分。在一个方面，小芯片包括密
间距的部件到部件布线，而任选的封装RDL包括用于封装件的疏间距扇出布线。这样，可避免在RDL内包括密间距布线的成本和复杂性。另外，不必将具有硅通孔(TSV)的内插器包括在封装件内。
[0034]在另一方面，实施方案描述了小芯片构型，其可以任选地包括集成无源设备，诸如电阻器、电感器、电容器(例如，金属
‑
绝缘体
‑
金属(MIM)电容器、沟槽电容器等)。根据实施方案，可以设想用于将小芯片集成在封装件内的各种修改和变型。该封装件可附加地包括背侧RDL、相同或不同部件的组合，以及散热器、加强环或嵌入式有源管芯的添加。
[0035]在各种实施方案中，参照附图来进行描述。然而，可在不具有这些特定细节中的一者或多者的情况下或与其他已知的方法和构造组合地实践某些实施方案。在以下的描述中，示出许多具体细节诸如特定构型、尺寸和工艺等，以提供对实施方案的透彻理解。在其他情况下，未对熟知的半导体工艺和制造技术进行特别详细地描述，以免不必要地模糊实施方案。整个说明本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子系统，包括：电路板；电子封装件，所述电子封装件安装在所述电路板上，所述电子封装件包括：封装重新分布层(RDL)；第一管芯和第二管芯，所述第一管芯位于所述封装RDL的第一侧上，所述第二管芯位于所述封装RDL的第二侧上；以及小芯片，所述小芯片位于与所述封装RDL的所述第一侧相对的所述封装RDL的第二侧上；其中，所述小芯片包括：多条导电信号线，所述多条导电信号线桥接在所述第一管芯与所述第二管芯之间；以及小芯片电力递送网络(PDN)，所述小芯片PDN包括正电源(Vdd)网格平面和负电源(Vss)网格平面。2.根据权利要求1所述的电子系统，其中所述小芯片包括连接到所述小芯片PDN的多个无源设备。3.根据权利要求2所述的电子系统，其中所述多个无源设备包括多个电容器。4.根据权利要求1所述的电子系统，其中所述RDL包括比所述多条导电信号线疏的间距布线。5.根据权利要求1所述的电子系统，其中所述电路板包括Vdd着陆焊盘和Vss着陆焊盘，并且所述小芯片PDN通过所述封装RDL中的一条或多条重新分布线电连接到所述Vdd着陆焊盘和所述Vss着陆焊盘。6.根据权利要求5所述的电子系统，其中所述封装RDL还包括用于向所述第一管芯递送Vss和Vdd的3D互连结构。7.根据权利要求6所述的电子系统，其中所述3D互连结构包括位于所述封装RDL的多个接触焊盘的正下方的电源条，其中所述多个接触焊盘与所述第一管芯耦接。8.根据权利要求7所述的电子系统，其中所述电源条与所述小芯片PDN电耦接。9.根据权利要求8所述的电子系统，其中所述小芯片包括背侧金属层，所述背侧金属层通过硅通孔(TSV)耦接所述Vdd网格平面或所述Vss网格平面。10.根据权利要求8所述的电子系统，其中所述小芯片包括电压调节器。11.根据权利要求1所述的电子系统，其中所述小芯片包括背侧金属层，所述背侧金属层耦接所述Vdd网格平面或所述Vss网格平面。12.根据权利要求11所述的电子系统，其中所述背侧金属层是背侧内建层的一部分。13.根据权利要求11所述的电子系统，其中所述背侧金属层利用导电凸块结合到所述电路板。14.根据权利要求13所述的电子系统，其中所述封装RDL还包括用于向所述第一管芯递送Vss和Vdd的3D互连结构。15.根据权利要求14所述的电子系统，其中所述3D互连结构包括位于所述封装RDL的多个接触焊盘的正下方的电源条，其中所述多个接触焊盘与所述第一管芯耦接。16.根据权利要求15所述的电子系统，其中所述电源条与所述小芯片PDN电耦接。
17.一种电子系统，包括：电路板；管芯，所述管芯利用多个焊料凸块结合到所述电路板；小芯片，所述小芯片位于所述管芯的正下方并且与所述多个焊料凸块横向相邻，其中所述小芯片包括：体硅层；所述体硅层中的多个沟槽电容器和穿过所述体硅层的硅通孔；内建层，所述内建层包括正电源(Vdd)布线和负电...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：苹果公司，
类型：发明
国别省市：