具有波状沟道的MOSFET器件制造技术

描述了一种具有交替p阱宽度(116a,118a)的包括波状沟道(110,110a,110b)的SiC MOSFET器件。该波状沟道(110,110a,110b)提供多个宽度的电流路径，这使得能够优化导通电阻、跨导、阈值电压和沟道长度。多宽度p阱区进一步限定对应的多宽度结型FET(JFET)(112a,112b)。这些多宽度JFET(112a,112b)使得能够改进对短路事件的响应。通过将第一宽度的JFET(112a)中的高电场分布到第二宽度的JFET(112b)中来获得高击穿电压。击穿电压。击穿电压。

【技术实现步骤摘要】
【国外来华专利技术】具有波状沟道的MOSFET器件


[0001]本说明书涉及竖直金属氧化物半导体场效应晶体管(MOSFET)，包括碳化硅(SiC)MOSFET。

技术介绍

[0002]碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)可以相对于安全操作区(SOA)来表征，该安全操作区是指此类SiC MOSFET被预期在其上无损坏地操作的电压和/或电流范围。与例如类似额定电压的硅功率器件相比，可以制造具有有利特征(诸如较小的尺寸、较低的功率损耗和较快的开关速度)的SiC MOSFET。
[0003]然而，可能难以充分利用此类特征。例如，用于开关应用的SiC MOSFET可以受益于低导通电阻和高跨导，但是针对这些参数优化SiC MOSFET可以减小SiC MOSFET的对应SOA。在其他示例中，小尺寸的SiC MOSFET还可以响应于短路事件而降低坚固性。

技术实现思路

[0004]根据一个一般方面，碳化硅(SiC)半导体器件包括：第一导电类型的衬底；设置在衬底上的第一导电类型的漂移区；在漂移区内并且沿着纵向轴线设置的第二导电类型的沟道区；以及设置在沟道区内的第一导电类型的源极区。SiC半导体器件还包括在沟道区与漂移区之间的多个结型场效应晶体管(JFET)区，以及沿着纵向轴线并且在源极区、沟道区和多个JFET区的至少一部分上设置的栅极。SiC半导体器件包括与纵向轴线正交的第一横截面积，在该第一横截面积中沟道区具有第一宽度；以及与纵向轴线正交的第二横截面积，在该第二横截面积中沟道区具有小于第一宽度的第二宽度。
[0005]根据另一个一般方面，碳化硅(SiC)半导体器件包括：第一导电类型的衬底；设置在衬底上的第一导电类型的漂移区；以及漂移区内的第二导电类型的沟道区，该沟道区具有波状沟道边缘。SiC半导体器件包括设置在沟道区中的源极区；设置在沟道区与漂移区之间的多个结型场效应晶体管(JFET)，该多个JFET区具有与波状沟道边缘的起伏相对应地交替的宽度；以及设置在源极区、沟道区和多个JFET区的至少一部分上的至少一个栅极。
[0006]根据另一个一般方面，制造SiC半导体器件的方法包括：在衬底上提供漂移区；以及在漂移区中并且沿着纵向轴线注入沟道区，该沟道区具有相对于纵向轴线交替的阱(例如，p阱)宽度。该方法还包括在沟道区中注入源极区；以及在源极区的至少一部分上、沟道区的至少一部分上以及设置在沟道区与漂移区之间的多个结型场效应晶体管(JFET)区上提供至少一个栅极，该多个JFET区具有与交替阱(例如，p阱)宽度相对应地交替的交替JFET宽度。
[0007]一个或多个实施方式的细节在附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。
附图说明
[0008]图1是具有波状沟道边缘的MOSFET器件的等轴侧视图。
[0009]图2是图1的MOSFET器件的实施方式的顶视图。
[0010]图3示出了图1的MOSFET器件的两个简化剖视图。
[0011]图4是图1的MOSFET器件的更详细剖视图。
[0012]图5是图1的MOSFET器件的更详细示例性实施方式的顶视图。
[0013]图6A至图6D示出了用于制造图1的MOSFET器件的示例性过程流程。
[0014]图7示出了包括第一电流密度分布的图1的MOSFET器件的实施方式的等轴视图。
[0015]图8示出了包括第二电流密度分布的图17的MOSFET器件的实施方式的等轴视图。
[0016]图9是示出图7的示例的电流
‑
电压特性的曲线图。
[0017]图10是示出图8的示例的电流
‑
电压特性的曲线图。
[0018]图11是示出阈值电压随图1的示例性实施方案的波状沟道中的ΔL
拉回
的程度的示例性变化的曲线图。
[0019]图12是示出比导通电阻随图1的示例性实施方案的波状沟道中的ΔL
拉回
的程度的示例性变化的曲线图。
[0020]图13是示出短路电流I
sc
随图1的示例性实施方案的波状沟道中的ΔL
拉回
的程度的示例性变化的曲线图。
[0021]图14是示出击穿电压(BV)随图1的示例性实施方案的波状沟道中的ΔL
拉回
的程度的示例性变化的曲线图。
[0022]图15示出了在多个处理阶段处的示例性掺杂分布及其相对于图1的示例性实施方式的波状沟道中的ΔL
拉回
的程度的变化。
[0023]图16是示出图1的结构的示例性实施方式中的所得掺杂浓度的曲线图，使用来自图15的示例性值用于波状沟道中的ΔL
拉回
。
[0024]图17是示出作为图1的示例性实施方式的阈值电压的函数的比导通电阻的曲线图。
[0025]图18是示出作为图1的示例性实施方式的温度的函数的阈值电压的曲线图。
具体实施方式
[0026]本公开描述了具有期望的导通电阻和跨导值的SiC MOSFET器件，而不要求(或最小化)SiC MOSFET器件的阈值电压V
TH
或沟道长度的对应折衷。如上所述，低导通电阻和高跨导可能是SiC MOSFET的期望特性，但是在常规器件中，与SOA减少相关联。可以增加V
TH
和/或增加SiC MOSFET的沟道长度来维持期望的SOA，但是这样做通常抵消了期望的导通电阻和跨导值。
[0027]相反，本公开描述了具有多个(例如交替的)p阱宽度的SiC MOSFET器件，包括具有波状或振荡沟道的SiC MOSFET器件。所得沟道提供了多个宽度的电流路径，这些电流路径一起规避了先前所需的一方面的导通电阻和跨导与另一方面的V
TH
和沟道长度之间的折衷。因此，例如，可以维持或改善SiC MOSFET器件的SOA，同时提供低导通电阻和高跨导，以及小尺寸和高开关速度。
[0028]多宽度p阱区进一步限定对应的多宽度(例如，交替)结型FET(JFET)。多宽度JFET
使得能够改善对短路事件的响应，例如控制短路电流。通过将第一宽度的JFET中的高电场分布到第二宽度的JFET中来获得高击穿电压。
[0029]所描述的SiC MOSFET器件可以使用廉价、高通量的技术来制造。此类技术可被微调或以其他方式优化以使得能够获得期望的特性。特别地，可以调整第一p阱宽度与第二p阱宽度之间的差值以获得期望的特性。例如，该差值可以与V
TH
、导通电阻和击穿电压成正比，而与短路电流成反比。
[0030]因此，所描述的SiC MOSFET器件提供了坚固性和可靠性，同时还在功率切换期间提供了优越的性能特性，具有小的形状因数和降低的系统成本。此类特征在许多应用中是非常期望的，包括例如电动马达控制。
[0031]图1是具有波状沟道的MOSFET器件的等轴侧视图。如图1所示，衬底102本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅(SiC)半导体器件，包括：第一导电类型的衬底(102)；所述第一导电类型的漂移区(104)，所述第一导电类型的漂移区设置在所述衬底(102)上；第二导电类型的沟道区(402,404)，所述第二导电类型的沟道区在所述漂移区(104)内并且沿着纵向轴线(114)设置；所述第一导电类型的源极区(108)，所述第一导电类型的源极区设置在所述沟道区(402,404)内；多个结型场效应晶体管(JFET)区(112a,112b)，所述多个JFET区位于所述沟道区(402,404)与所述漂移区(104)之间；栅极(306)，所述栅极沿着所述纵向轴线(114)设置并且设置在所述源极区(108)、所述沟道区(402,404)和所述多个JFET区(112a,112b)的至少一部分上；与所述纵向轴线(114)正交的第一横截面积，在所述第一横截面积中所述沟道区(402,404)具有第一宽度；和与所述纵向轴线(114)正交的第二横截面积，在所述第二横截面积中所述沟道区(402,404)具有小于所述第一宽度的第二宽度。2.根据权利要求1所述的SiC半导体器件，其中所述沟道区(402,404)包括在所述源极区(108)与所述沟道区的轻掺杂沟道区(402)之间的重掺杂沟道区(404)，并且所述轻掺杂沟道区(402)位于所述重掺杂沟道区(404)与所述多个JFET区(112a,112b)中的JFET区之间。3.根据权利要求1所述的SiC半导体器件，其中所述多个JFET区(112a,112b)包括：在所述第一横截面积内的具有第一JFET宽度的第一JFET区(112b)；和在所述第二横截面积内的具有比所述第一JFET宽度更宽的第二JFET宽度的第二JFET区(112a)。4.根据权利要求1所述的SiC半导体器件，其中所述沟道区(402,404)包括沿着所述纵向轴线(114)的方向的波状沟道边缘(110)。5.根据权利要求1所述的SiC半导体器件，包括：所述第二导电类型的多个体接触区(106)，所述第二导电类型的多个体接触区沿着所述纵向轴线(114)设置在所述源极区(108)内。6.一种碳化硅(SiC)半导体器件，包括：第一导电类型的衬底(102)；所述第一导电类型的漂移区(10...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：