使用混合DMA来处理高速数据的设备和方法技术

提供了一种使用混合直接存储器访问（ＤＭＡ）来处理高速数据的设备和方法。该方法包括：确定要传输的数据的大小，通过将所确定的数据大小与第一阈值相比较来确定数据的存储器访问方法，以及通过将所确定的数据大小与第二阈值相比较来确定数据的Ｉ／Ｏ总线访问方法。

【技术实现步骤摘要】

本专利技术涉及使用混合直接存储器访问(DMA)来处理高速数据的 设备和方法。更具体地，本专利技术涉及在主处理器与外围输入/输出(I/O) 单元之间用于处理高速数据的接口。
技术介绍
DMA表示一种允许外围I/0单元在没有主处理器的情况下经由 DMA控制器直接访问存储器的技术。DMA使得外围I/0单元即使在主 处理器执行不同处理的操作时也可以进行操作。因此，DMA提高了数 据吞吐量以及中央处理单元(CPU)使用性能。在现有技术中，作为访问i/o总线以向存储器传输i/o数据的方法，已经使用了以下方法当中的仅一种方法DMA方法、非DMA方法、 以及在非DMA方法情况下的轮询驱动方法或中断驱动方法。在轮询驱 动方法和中断驱动方法中，CPU为外围I/0单元提供服务。在中断驱动 方法中，CPU仅在外围I/0单元请求服务时才提供服务。因此，在经由 1/0总线一次传输的数据量大的情况下，中断驱动方法是有利的。另一 方面，在轮询驱动方法中，CPU使用预定义的时间间隔来监控外围1/0 单元是否请求服务或外围I/0单元是否准备好接收服务。因此，在经由 1/0总线一次传输的数据量小的情况下，轮询驱动方法是有利的。艮卩， 与中断驱动方法相比，轮询驱动方法可以在数据处理方面提供更佳的 吞吐量，然而在总线占用率方面具有更差的权衡。可以根据I/0总线访问方法的选擇来控制CPU共享性能。在使用以 上访问方法当中的仅一种方法时，可能导致在CPU使用性能方面变差。 例如，在仅实施中断驱动方法的情况下，中断驱动方法也用来传输小 块数据。这样，因为除了小数据之外需要用于中断处理的附加开销， 所以可能会导致性能变差。另一方面，在仅实施轮询驱动方法的情况下，在传输大小比预定义的大小更大的数据的过程中，因为资源繁忙 所以其他处理器不能共享资源，并且性能可能会变差。在小块信令数据(signaling data)的传输频繁出现并且需要卓越CPU使用性能的应 用中，这样的局限性可能是不利的。因此，需要一种处理高速数据以及提高CPU使用性能的设备和方法。
技术实现思路
本专利技术的一方面将解决至少上述问题和/或缺点以及提供至少下 述优点。相应地，本专利技术的一方面将提供一种使用混合DMA来处理高 速数据的设备和方法。根据本专利技术的方面，提供了一种在数据传输设备中传输存储器的 输入/输出(I/O)数据的方法。该方法包括确定要传输的数据的大 小；通过将所确定的数据大小与第一阔值相比较来确定数据的存储器 访问方法；以及通过将所确定的数据大小与第二阈值相比较来确定数 据I/0总线访问方法。根据本专利技术的另一方面，提供了一种用于传输存储器的i/o数据的设备。该设备包括传输数据大小确定单元，用于确定要传输的数据 的大小；存储器访问方法确定单元，用于通过将所确定的数据大小与 第一阈值相比较来确定数据的存储器访问方法；以及I/0总线访问方法 确定单元，用于通过将所确定的数据大小与第二阈值相比较来确定数 据的170总线访问方法。对于本领域技术人员而言，通过以下结合附图并公幵了本专利技术示 例实施例的详细描述，本专利技术的其他方面、优点、以及特征将变得明 显。附图说明根据以下结合附图所进行的描述，本专利技术特定示例实施例的以上 和其他方面、特征以及优点将变得明显，附图中-图1是示出了根据本专利技术示例实施例的使用混合DMA来处理高速数据的设备的图示；图2是根据本专利技术示例实施例的、包含于外围I/0单元中的混合总线驱动器的框图；以及图3是示出了根据本专利技术示例实施例的、对包含于外围I/0单元中 的混合总线驱动器的高速数据进行处理的方法的流程图。在附图中，相似的附图标记将被理解为代表相似的部分、组件以 及结构。具体实施例方式提供以下参照附图的详细描述，以帮助全面理解如权利要求及其 等价物所限定的本专利技术的示例实施例。所述描述包括了不同的特定细 节以帮助理解，而这些细节仅被看做是示例性的。相应地，本领域技 术人员将认识到，在不脱离本专利技术的精神和范围的前提下，可以对此 处所描述的实施例进行各种改变和修改。此外，为了清楚和简明，省 略了对公知功能和结构的描述。说明书和权利要求中所使用的术语和词语不限于文献含义，而是 仅被专利技术人用来使得能够清楚和简明地理解本专利技术。相应地，本领域 技术人员将清楚，以下对本专利技术示例实施例的描述仅仅是出于说明性 目的而提供的，而目的并不在于对所附权利要求及其等价物所限定的 本专利技术加以限制。将理解，除非上下文清楚地指定，否则单数形式的"一"、"一个" 以及"该"包括多个所指对象。因此，例如，提供"一个部件表面"包含 对一个或更多个这样的表面的提及。术语"实质上"意思是指不需要精确地实现所述特性、参数或值， 而是可以在量值上有所偏差或变化，包括例如容限、测量误差、测量 精度极限以及本领域技术人员已知的其他因素，这些偏差或变化不妨 碍特性所要提供的效果。以下将参考附图对本专利技术的示例实施例进行描述。在以下描述 中，没有详细描述公知的功能和结构，因为它们将使得本专利技术在不必 要的细节上混淆。6以下所述本专利技术示例实施例示出了一种使用混合直接存储器访问(DMA)来处理高速数据的设备和方法。图l是示出了根据本专利技术示例实施例的、用于使用混合DMA来处 理高速数据的设备的图示。如图1所示，用于处理高速数据的设备包括外围输入/输出(I/O) 单元IOO、主处理器110、 DMA控制器120以及存储器130。参照图l，外围I/O单元100包括混合总线驱动器101。外围I/0单元 100使用总线驱动器101根据传输数据的大小来确定存储器访问方法以 及I/0总线访问方法，并向存储器130传输I/O数据。相应地，对于数据 传输定义两个阈值。阈值充当参考值，以选择存储器访问方法以及1/0 总线访问方法。在将非DMA方法确定为存储器访问方法并且接收到来自外围1/0 单元100的数据时，主处理器110将接收到的数据传输至存储器130。在将DMA方法确定为存储器坊问方法并且接收到来自外围I/0单 元100的数据时，DMA控制器120将接收到的数据传输至存储器130。存储器130存储并管理数据。图2是示出了根据本专利技术示例实施例的、包含于外围I/0单元中的 混合总线驱动器的框图。如图2所示，混合总线驱动器包括传输数据大小确定单元200、存 储器访问方法确定单元210、I/O总线访问方法确定单元220以及数据传 输单元230。参照图2，传输数据大小确定单元200确定并输出传输数据的大小 存储器访问方法确定单元210通过将来自传输数据大小确定单元 200的确定结果与第一阈值相比较来确定传输数据的存储器访问方法， 并将所确定的存储器访问方法输出。即，当传输数据的大小大于第一 阈值时，将DMA方法确定为传输数据的存储器访问方法。当传输数据 的大小小于或等于第一阈值时，将非DMA方法确定为传输数据的存储 器访问方法并输出该非DMA方法。这里，第一阈值充当参考值，用于 确定传输数据的大小是适合基于DMA方法的传输还是适合基于非 DMA方法的传输。 一般而言，通过测量使用DMA的中断驱动方法的7附加幵销而耗费的时间以及非DMA的中断驱动方法的开销时间，来确 定第一阈值。因此，第一阈值可以是与DMA的中断驱动方法的开销处 理时间相对应的数据大小，但本文档来自技高网...

【技术保护点】
一种在数据传输设备中传输存储器的Ｉ／Ｏ数据的方法，该方法包括：　确定要传输的数据的大小；　通过将所确定的数据大小与第一阈值相比较来确定数据的存储器访问方法；以及　通过将所确定的数据大小与第二阈值相比较来确定数据的Ｉ／Ｏ总线 访问方法。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔钟武，郑俊烨，金钟一，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]