一种半导体组件及半导体器件制造技术

本申请提供一种半导体组件及半导体器件。所述半导体组件包括引线框架、第一芯片及第二芯片。引线框架具有多个引脚；第一芯片设于所述引线框架之上；所述第一芯片具有相互背离的正面和背面，所述第一芯片的正面设有控制极、第一极及第二极，所述第一芯片的正面朝向所述引线框架，所述第一芯片的控制极、第一极及第二极分别与多个所述引脚中的不同引脚对应连接；其中，至少所述第一芯片的第一极和第二极，与所连接的引脚直接接触连接；第二芯片具有相互背离的正面和背面，所述第二芯片的正面设有多个电极，所述第二芯片的背面朝向所述第一芯片的背面设置于所述第一芯片之上，且所述第二芯片的多个电极分别与多个所述引脚的不同引脚电性连接。脚电性连接。脚电性连接。

【技术实现步骤摘要】
一种半导体组件及半导体器件


[0001]本申请涉及半导体
，特别涉及一种半导体组件及半导体器件。

技术介绍

[0002]具有多个芯片的半导体器件中，一般均采用打线的方式实现芯片与芯片之间的连接，以及芯片与引脚的连接。然而，这种连接方式会产生较大的寄生电感或电阻,影响半导体器件的工作性能。

技术实现思路

[0003]根据本申请实施例的第一方面，提供了一种半导体组件，包括：
[0004]引线框架，具有多个引脚；
[0005]第一芯片，设于所述引线框架之上；所述第一芯片具有相互背离的正面和背面，所述第一芯片的正面设有控制极、第一极及第二极，所述第一芯片的正面朝向所述引线框架，所述第一芯片的控制极、第一极及第二极分别与多个所述引脚中的不同引脚对应连接；其中，至少所述第一芯片的第一极和第二极，与所连接的引脚直接接触连接；
[0006]第二芯片，具有相互背离的正面和背面，所述第二芯片的正面设有多个电极，所述第二芯片的背面朝向所述第一芯片的背面设置于所述第一芯片之上，且所述第二芯片的多个电极分别与多个所述引脚的不同引脚电性连接。
[0007]在一些实施例中，所述第一芯片的控制极与所连接的引脚直接接触连接或通过引线连接。
[0008]在一些实施例中，所述半导体组件还包括多个电性连接结构，用于分别连接所述第二芯片的多个电极与对应的引脚。
[0009]在一些实施例中，所述第二芯片的正面的多个电极中包括与所述第一芯片的第一极、第二极及控制极分别对应的第一电极、第二电极及第三电极；所述多个引脚包括与所述第一极、第二极及控制极分别对应连接的第一引脚、第二引脚及第三引脚；
[0010]所述多个电性连接结构包括第一电性连接结构、第二电性连接结构及第三电性连接结构，所述第一电性连接结构连接所述第一电极和第一引脚，所述第二电性连接结构连接所述第二电极与所述第二引脚，所述第三电性连接结构连接所述控制极与所述第三引脚。
[0011]在一些实施例中，所述第一芯片为GaN芯片，所述第二芯片为GaN芯片或硅芯片。
[0012]在一些实施例中，所述第一电性连接结构、所述第二电性连接结构及第三电性连接结构均为连接引线。
[0013]在一些实施例中，所述第一芯片和第二芯片均为GaN芯片。
[0014]在一些实施例中，所述第一电性连接结构和所述第二电性连接结构为弯折的片状连接结构；
[0015]所述片状连接结构包括位于所述第一芯片和第二芯片的侧方并沿半导体组件厚
度方向延伸的纵向连接部，以及自所述纵向连接部顶部朝向所述第二芯片顶部延伸并与所述第二芯片的第一电极、第二电极中的对应电极连接的横向连接部；其中，所述纵向连接部的底部与所述第一引脚、第二引脚中的对应引脚连接。
[0016]在一些实施例中，所述第三电性连接结构为与所述第一电性连接结构及所述第二电性连接结构相同的弯折的片状连接结构。
[0017]在一些实施例中，所述片状连接结构与所连接的引脚一体成型。
[0018]在一些实施例中，所述片状连接结构为铜片。
[0019]在一些实施例中，所述第三电性连接结构为引线。
[0020]在一些实施例中，所述第一芯片的功率大于或等于所述第二芯片的功率。
[0021]根据本申请实施例的第二方面，提供了一种半导体器件，所述半导体器件包括塑封体以及如上所述的半导体组件；多个所述塑封体包封所述半导体组件，其中，所述引脚自所述塑封体外露。
[0022]本申请实施例所达到的主要技术效果是：
[0023]本申请实施例提供的半导体组件及半导体器件，通过将至少所述第一芯片的第一极和第二极，与所连接的引脚直接接触连接，相对于通过引线实现第一极和第二极，与所连接的引脚对应连接，有利于减小具有该半导组件的半导体器件的寄生电感或电阻，有利于提高半导体器件的工作性能。
附图说明
[0024]图1是本申请一示例性实施例提供的半导体组件的俯视图；
[0025]图2是沿图1所示剖面线A
‑
A
’
所剖得的剖视图；
[0026]图3是本申请另一示例性实施例提供的半导体组件的俯视图；
[0027]图4是沿图3所示的剖面线B
‑
B
’
所剖得的剖视图；
[0028]图5是本申请又一示例性实施例提供的半导体组件的俯视图；
[0029]图6是本申请一示例性实施例提供的半导体器件的剖视图；
[0030]图7是本申请另一示例性实施例提供的半导体器件的剖视图。
具体实施方式
[0031]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0032]在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
[0033]应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第
一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
[0034]本申请实施例提供了一种半导体组件及半导体器件。所述半导体组件包括引线框架、第一芯片及第二芯片。引线框架具有多个引脚；第一芯片设于所述引线框架之上；所述第一芯片具有相互背离的正面和背面，所述第一芯片的正面设有控制极、第一极及第二极，所述第一芯片的正面朝向所述引线框架，所述第一芯片的控制极、第一极及第二极分别与多个所述引脚中的不同引脚对应连接；其中，至少所述第一芯片的第一极和第二极，与所连接的引脚直接接触连接；第二芯片具有相互背离的正面和背面，所述第二芯片的正面设有多个电极，所述第二芯片的背面朝向所述第一芯片的背面设置于所述第一芯片之上，且所述第二芯片的多个电极分别与多个所述引脚的不同引脚电性连接。上述半导体组件，通过将至少所述第一芯片的第一极和第二极，与所连接的引脚直接接触连接，相对于通过引线实现第一极和第二极，与所连接的引脚对应连接，有利于减小具有该半导组件的半导体器件的寄生电感或电阻，有利于提高半导体器件的工作性能。
[0035]下面结合附图1至7，对本申请实施例中的半导体组件及半导体器件进行详细说明。在不冲突的情况下，下述的实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体组件，其特征在于，包括：引线框架，具有多个引脚；第一芯片，设于所述引线框架之上；所述第一芯片具有相互背离的正面和背面，所述第一芯片的正面设有控制极、第一极及第二极，所述第一芯片的正面朝向所述引线框架，所述第一芯片的控制极、第一极及第二极分别与多个所述引脚中的不同引脚对应连接；其中，至少所述第一芯片的第一极和第二极，与所连接的引脚直接接触连接；第二芯片，具有相互背离的正面和背面，所述第二芯片的正面设有多个电极，所述第二芯片的背面朝向所述第一芯片的背面设置于所述第一芯片之上，且所述第二芯片的多个电极分别与多个所述引脚的不同引脚电性连接。2.如权利要求1所述的半导体组件，其特征在于，所述第一芯片的控制极与所连接的引脚直接接触连接或通过引线连接。3.如权利要求1或2所述的半导体组件，其特征在于，所述半导体组件还包括多个电性连接结构，用于分别连接所述第二芯片的多个电极与对应的引脚。4.如权利要求3所述的半导体组件，其特征在于，所述第二芯片的正面的多个电极中包括与所述第一芯片的第一极、第二极及控制极分别对应的第一电极、第二电极及第三电极；所述多个引脚包括与所述第一极、第二极及控制极分别对应连接的第一引脚、第二引脚及第三引脚；所述多个电性连接结构包括第一电性连接结构、第二电性连接结构及第三电性连接结构，所述第一电性连接结构连接所述第一电极和第一引脚，所述第二电性连接结构连接所述第二电极与所述第二引脚，所述第三电性连接结构连接所述控制极与所述第三引脚。5.如权利要求4所述的半导体组件，其特征在于，所述...

【专利技术属性】
技术研发人员：崔嘉杰，王怀锋，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：