一种时序分析的快速计算方法、装置及计算机设备制造方法及图纸

本发明专利技术涉及时序分析驱动的布局布线领域，特别涉及一种时序分析的快速计算方法、装置及计算机设备。一种时序分析的快速计算方法，用于对芯片布局布线优化中应对多种场景时的时序分析进行快速计算，场景包括若干约束条件和若干工艺角，所述方法包括以下步骤：合并所有场景中的约束条件获得合并场景；对合并场景中每个工艺角进行分析并获得其对应的松弛度计算结果；将基于预设规则中占优的松弛度计算结果所对应的工艺角输出，并将芯片于该工艺角下进行优化使松弛度计算结果符合预设标准，以完成时序驱动的布局布线优化。解决芯片进行布局布线优化过程中在覆盖多个场景时，时序分析的计算过程存在耗时长的问题。计算过程存在耗时长的问题。计算过程存在耗时长的问题。

【技术实现步骤摘要】
一种时序分析的快速计算方法、装置及计算机设备


[0001]本专利技术涉及时序分析驱动的布局布线领域，特别涉及一种时序分析的快速计算方法、装置及计算机设备。

技术介绍

[0002]在超大规模集成电路领域，随着工艺节点的降低，芯片在不同的场景的工作状态可能存在着极大的区别。因此在芯片的布局布线中，通常采用基于多种场景的时序分析来实现芯片在极端的工作条件下仍旧能满足要求的布局布线。
[0003]不同的场景可以看作不同的约束条件和不同的工艺角的组合。在布局布线优化过程中，不能采用单一场景的时序分析来覆盖所有场景下的设计。目前现有的工具采用人工手动设置场景或者进行全部场景的分析来完成多场景时序分析驱动的布局布线，但是如果对多种场景进行全局分析会占用大量内存，且时序分析的计算过程会占用大量算力资源以及花费大量的时间。因此现有技术芯片进行布局布线优化在覆盖多个场景时，时序分析其计算过程存在耗时长的问题。

技术实现思路

[0004]为了解决现有技术芯片进行布局布线优化过程中在覆盖多个场景时，时序分析的计算过程存在耗时长的问题。本专利技术提供一种时序分析的快速计算方法。
[0005]本专利技术为解决上述技术问题，提供如下的技术方案：一种时序分析的快速计算方法，用于对芯片布局布线优化中应对多种场景时的时序分析进行快速计算，场景包括若干约束条件和若干工艺角，所述方法包括以下步骤：合并所有场景中的约束条件获得合并场景；对合并场景中每个工艺角进行分析并获得其对应的松弛度计算结果；将基于预设规则中占优的松弛度计算结果所对应的工艺角输出；将芯片于该工艺角下进行优化，使松弛度计算结果符合预设标准，以完成时序驱动的布局布线优化。
[0006]优选地，合并所有场景中的约束条件获得合并场景具体包括：基于预设算法将场景中的约束条件进行合并以获得合并场景；所述预设算法为：将约束条件划分为时钟定义，路径约束，时序约束，设计规则，输入条件；合并后的约束条件为：cd=cd1'∪Ucd2；dc=dc1'∪dc2'；ic=ic1'∪ic2'；drc=Max(drc1'，drc2')；pe=Max(pec1'，pec2')∪ped1'∪ped2'
(pec=pe1'∩pe2'，ped1'=pe1'
‑
pec，ped2'=pe2'
‑
pec)；其中，cd表示时钟定义，pe表示路径约束，dc表示时序约束，drc表示设计规则，ic表示输入条件，1'和2'表示两个不同的约束条件。
[0007]优选地，将场景中的约束条件进行合并具体包括：判断场景中是否存在相同类型的约束条件；若不存在，则对所有场景中的约束条件进行合并以获得合并场景；若存在，则对相同类型的约束条件进行合并；相同类型的约束条件合并后，再将所有未能合并的约束条件进行合并以获得合并场景。
[0008]优选地，对相同类型的约束条件进行合并具体包括：若相同类型的约束条件为小于和/或等于第一阈值，则合并后的约束条件为小于和/或等于第一阈值中的最小值；和/或，若相同类型的约束条件为大于和/或等于第一阈值，则合并后的同类约束条件为大于和/或等于第一阈值中的最大值。
[0009]优选地，工艺角包括芯片中的进程、电压、温度中的一种或多种组合；约束条件包括芯片中线路的最大电容、最大时延、最大转换时间、最大的扇出数目、输入延迟，输出延迟中的一种或多种组合。
[0010]优选地，将基于预设规则中占优的松弛度计算结果所对应的工艺角输出具体包括：将松弛度计算结果进行大小排序，从数值最小的选取方式选取预设数量的松弛度计算结果作为占优结果；将占优结果所对应的工艺角进行输出。
[0011]优选地，所述松弛度计算结果为芯片线路中数据信号的实际到达时间减去时钟信号的需要到达时间的值；若松弛度计算结果为非负数，则松弛度计算结果符合预设标准。
[0012]优选地，完成时序驱动的布局布线优化后进一步包括：将场景中的若干约束条件和若干工艺角进行自由组合以获得若干个组合场景；将所有组合场景中的约束条件以及每个约束条件对应的工艺角进行分析获得其对应的松弛度计算结果；将组合场景中的松弛度计算结果和合并场景中的松弛度计算结果进行比对以验证布局布线优化过程中松弛度计算结果的准确度。
[0013]本专利技术为解决上述技术问题，提供又一技术方案如下：一种装置，应用于上述的时序分析的快速计算方法，所述装置包括：组合模块：用于合并所有场景中的约束条件获得合并场景；计算模块：用于对合并场景中每个工艺角进行分析并获得其对应的松弛度计算结果；选择模块：用于将基于预设规则中占优的松弛度计算结果所对应的工艺角进行输出；
优化模块：用于将芯片于选择模块输出的工艺角下进行优化使松弛度计算结果符合预设标准。
[0014]本专利技术为解决上述技术问题，提供又一技术方案如下：一种计算机设备，应用于上述时序分析的快速计算方法，包括存储器、处理器及存储在存储器上的计算机程序，所述处理器执行上述计算机程序以实现所述时序分析的快速计算方法。
[0015]与现有技术相比，本专利技术所提供的一种时序分析的快速计算方法、装置及计算机设备，具有如下的有益效果：1.本专利技术实施例提供的一种时序分析的快速计算方法，用于对芯片布局布线优化中应对多种场景时的时序分析进行快速计算，场景包括若干约束条件和若干工艺角，所述方法包括以下步骤：合并所有场景中的约束条件获得合并场景；对合并场景中每个工艺角进行分析并获得其对应的松弛度计算结果；将基于预设规则中占优的松弛度计算结果所对应的工艺角输出，并将芯片于该工艺角下进行优化使松弛度计算结果符合预设标准，以完成时序驱动的布局布线优化。本专利技术将场景中的约束条件合并后，时序分析时其处理的场景数量得到缩减，即其针对合并场景进行时序分析时算力得到减少，计算时间同样得到缩减，进而使得整体效率得到提升。另外，通过筛选出基于预设规则中占优的松弛度计算结果，并将该结果所对应的工艺角输出。而在布局布线优化过程中，仅需要于该工艺角下进行优化。即在优化过程中，所耗费的算力资源进一步得到减少。
[0016]2.本专利技术实施例合并所有场景中的约束条件获得合并场景具体包括：基于预设算法将场景中的约束条件进行合并以获得合并场景；所述预设算法为：将约束条件划分为时钟定义，路径约束，时序约束，设计规则，输入条件；合并后的约束条件为：cd=cd1'∪Ucd2；dc=dc1'∪dc2'；ic=ic1'∪ic2'；drc=Max(drc1'，drc2')；pe=Max(pec1'，pec2')∪ped1'∪ped2'(pec=pe1'∩pe2'，ped1'=pe1'
‑
pec，ped2'=pe2'
‑
pec)；其中，cd表示时钟定义，pe表示路径约束，dc表示时序约束，drc表示设计规则，ic表示输入条件，1'和2'表示两个不同的约束条件。约束条件合并后，场景的数量对应缩减，以提高时序分析过程中的计算速度。
[0017]3.本专利技术实施例将场景中的约束条件进行合并具体包括：本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时序分析的快速计算方法，用于对芯片布局布线优化中应对多种场景时的时序分析进行快速计算，场景包括若干约束条件和若干工艺角，其特征在于：所述方法包括以下步骤：合并所有场景中的约束条件获得合并场景；对合并场景中每个工艺角进行分析并获得其对应的松弛度计算结果；将基于预设规则中占优的松弛度计算结果所对应的工艺角输出；将芯片于该工艺角下进行优化，使松弛度计算结果符合预设标准，以完成时序驱动的布局布线优化。2.如权利要求1所述的时序分析的快速计算方法，其特征在于：合并所有场景中的约束条件获得合并场景具体包括：基于预设算法将场景中的约束条件进行合并以获得合并场景；所述预设算法为：将约束条件划分为时钟定义，路径约束，时序约束，设计规则，输入条件；合并后的约束条件为：cd=cd1'∪Ucd2；dc=dc1'∪dc2'；ic=ic1'∪ic2'；drc=Max(drc1'，drc2')；pe=Max(pec1'，pec2')∪ped1'∪ped2'(pec=pe1'∩pe2'，ped1'=pe1'
‑
pec，ped2'=pe2'
‑
pec)；其中，cd表示时钟定义，pe表示路径约束，dc表示时序约束，drc表示设计规则，ic表示输入条件，1'和2'表示两个不同的约束条件。3.如权利要求2所述的时序分析的快速计算方法，其特征在于：将场景中的约束条件进行合并具体包括：判断场景中是否存在相同类型的约束条件；若不存在，则对所有场景中的约束条件进行合并以获得合并场景；若存在，则对相同类型的约束条件进行合并；相同类型的约束条件合并后，再将所有未能合并的约束条件进行合并以获得合并场景。4.如权利要求3所述的时序分析的快速计算方法，其特征在于：对相同类型的约束条件进行合并具体包括：若相同类型的约束条件为小于和/或等于第一阈值，则合并后的约束条件为小于和/或等于第一阈值中的最小值；和/或，若相同类型的约束条件为大于和/或等于第一阈值，则合并后的同类约束条件为大于和/或等于第...

【专利技术属性】
技术研发人员：马鑫洋，郑文迪，李展鹏，韩军，
申请(专利权)人：华芯巨数杭州微电子有限公司，
类型：发明
国别省市：