一种集成电路设计优化布线方法、电子设备及存储介质技术

本发明专利技术涉及集成电路设计技术领域，特别涉及一种集成电路设计优化布线方法、电子设备及存储介质。在超大规模集成电路芯片设计过程中，布线的结果必须满足设计规则的约束，对此，本发明专利技术提供了一种对于无论是否在网格上的引脚都适用的、符合设计规则要求的引脚接入方案，并通过这种引脚接入方案优化了布线结果。本发明专利技术解决了超大规模集成电路设计中的布线容易因为接入引脚的方式不合理，造成布线结果不佳甚至剩余设计规则违例无法处理的技术问题。本发明专利技术还提供一种电子设备及计算机可读存储介质，具有与上述方法相同的有益效果。具有与上述方法相同的有益效果。具有与上述方法相同的有益效果。

【技术实现步骤摘要】
一种集成电路设计优化布线方法、电子设备及存储介质


[0001]本专利技术涉及集成电路设计
，特别涉及一种集成电路设计优化布线方法、电子设备及存储介质。

技术介绍

[0002]引脚是一种电气端子，用于将给定元件与其外部环境连接起来，在超大规模集成电路芯片设计中，引脚有供电、输入和输出等多种类别，其主要功能是实现各个元件的信息输入和输出，在超大规模集成电路芯片设计的过程中，布线起着关键作用，它的任务是通过线和过孔将每个网络的各个引脚连接起来，从而连接各个元件。
[0003]与此同时，布线的结果必须满足设计规则的约束，设计规则是由集成电路芯片的制造厂商在不同先进工艺技术节点下，对光刻过程中大概率会失败的图形规则的总结。因此，集成电路芯片的设计方需要遵守设计规则，在设计过程中避免设计规则违例，在设计交付时解决设计规则违例，以保证设计的可制造性。
[0004]而在超大规模集成电路芯片设计过程中，布线时容易因为接入引脚的方式不合理，造成布线结果不佳甚至剩余设计规则违例无法处理。

技术实现思路

[0005]为解决超大规模集成电路设计中的布线容易因为接入引脚的方式不合理，造成布线结果不佳甚至剩余设计规则违例无法处理的技术问题，本专利技术提供了一种集成电路设计优化布线方法、电子设备及存储介质。
[0006]本专利技术解决技术问题的方案是提供一种集成电路设计优化布线方法，应用于超大规模集成电路设计，包括以下步骤：S1：提供一引脚并得到其引脚信息，依据设计规则选取用于引脚接入的过孔信息和短线参数；S2：根据引脚信息计算引脚的特征尺寸，根据特征尺寸确定接入点的数目，界定接入点的数目为预期值；S3：在引脚所在的布线层和引脚上方的布线层选取优先接入点，根据过孔信息和短线参数在所述优先接入点处以设计规则进行验证，得到可用接入点的数目，若所述可用接入点的数目少于所述预期值，执行步骤S4，否则执行步骤S5；S4：在引脚上方布线层的轨道之间通过缩小优先接入点的步长和/或增加虚拟轨道获取所述可用接入点，当所述可用接入点的数目不少于所述预期值时，执行步骤S5；S5：检查每个所述可用接入点的引脚接入方式与邻近引脚接入方式之间是否违反设计规则，留下不违反设计规则的可用接入点，若剩余所述可用接入点的数目不少于所述预期值，结束对该引脚的计算，否则执行步骤S4。
[0007]优选地，在步骤S5中结束对引脚的计算后，执行以下步骤：S6：若剩余所述可用接入点的数目不少于所述预期值，继续返回步骤S1执行下一
引脚的计算，直至完成对所有引脚的计算后，输出符合设计规则的接入点和引脚接入方式。
[0008]优选地，步骤S3中选取优先接入点具体包括以下步骤：S31a：获取引脚及引脚上方的布线层，界定引脚所在的布线层为M
x
、引脚上方的布线层依次为M
x+1
，M
x+2
；S31b：在引脚与M
x+1
的轨道交线上，以交线的中点为起始点、M
x+2
的轨道间距为步长选取优先接入点。
[0009]优选地，步骤S4中，交替执行缩小步长及增加虚拟轨道两个动作，在执行缩小步长或增加虚拟轨道后，计算所述可用接入点的数目。
[0010]优选地，通过增加虚拟轨道获取可用接入点，需要经过以下步骤：第一次增加虚拟轨道时，取与M
x+1
的实际轨道平行、与相邻实际轨道距离为M
x+1
层轨道间距的的平行线为虚拟轨道；
[0011]第n次（n＞1）增加的虚拟轨道，其与实际轨道之间的间距缩小为第n
‑
1次增加的虚拟轨道和实际轨道之间的间距的。
[0012]优选地，步骤S5中，将不违反设计规则的可用接入点所对应的引脚接入方式加入一备选集，所述备选集内包括每个引脚接入方式的接入成本。
[0013]优选地，步骤S2中，所述特征尺寸包括所述引脚的宽度和/或面积。
[0014]优选地，每个引脚需要的接入点数目至少为2个。
[0015]本专利技术还提供一种电子设备，包括处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的程序指令；当所述电子设备运行时，所述处理器与所述存储介质之间通过所述总线通信，所述处理器执行所述程序指令实现上述的集成电路设计优化布线方法。
[0016]本专利技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序在被处理器运行时实现上述的集成电路设计优化布线方法。
[0017]与现有技术相比，本专利技术提供的一种集成电路设计优化布线方法、电子设备及存储介质，具有以下优点：1、本专利技术实施例提供的集成电路设计优化布线方法，应用于超大规模集成电路设计，包括以下步骤：S1：提供一引脚并得到其引脚信息，依据设计规则选取用于引脚接入的过孔信息和短线参数；S2：根据引脚信息计算引脚的特征尺寸，根据特征尺寸确定接入点的数目，界定接入点的数目为预期值；S3：在引脚所在的布线层和引脚上方的布线层选取优先接入点，根据过孔信息和短线参数在优先接入点处以设计规则进行验证，得到可用接入点的数目，若可用接入点的数目少于预期值，执行步骤S4，否则执行步骤S5；S4：在引脚上方布线层的轨道之间通过缩小优先接入点的步长和/或增加虚拟轨道获取可用接入点，当可用接入点的数目不少于预期值时，执行步骤S5；S5：检查每个可用接入点的引脚接入方式与邻近引脚接入方式之间是否违反设计规则，留下不违反设计规则的可用接入点，若剩余可用接入点的数目不少于预期值，结束对该引脚的计算，否则执行步骤S4。
[0018]需要说明的是，在超大规模集成电路芯片设计过程中，布线的结果必须满足设计规则的约束，对此，本专利技术提供了一种对于无论是否在网格上的引脚都适用的、符合设计规
则要求的引脚接入方案，并通过这种引脚接入方案优化了布线结果。
[0019]可以理解，本专利技术通过在布线之前，计算引脚符合设计规则的接入点和接入方式，来给详细布线时接入引脚提供指导，解决了超大规模集成电路设计中的布线容易因为接入引脚的方式不合理，造成布线结果不佳甚至剩余设计规则违例无法处理的技术问题。
[0020]进一步可以理解，通过此设计，在遵循设计规则的前提下，对于不论是否在网格上的引脚，都提供了合适的接入方案，加快了详细布线中设计规则违例的收敛速度、优化了布线结果。
[0021]2、本专利技术实施例提供的集成电路设计优化布线方法，在步骤S5中结束对引脚的计算后，执行以下步骤：S6：若剩余可用接入点的数目不少于预期值，继续返回步骤S1执行下一引脚的计算，直至完成对所有引脚的计算后，输出符合设计规则的接入点和引脚接入方式。可以理解地，当可用接入点的数目足够多时，结束对该引脚的计算，转而执行对下一引脚的计算，直至完成所有引脚的计算再输出接入点和引脚接入方式。
[0022]3、本专利技术实施例提供的集成电路设计优化布线方法，步骤S3中选取优先接入点具体包括以下步骤：S31a：获取引脚及引脚上方的布线层，界定引脚所在的布线层为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路设计优化布线方法，应用于超大规模集成电路设计，其特征在于，包括以下步骤：S1：提供一引脚并得到其引脚信息，依据设计规则选取用于引脚接入的过孔信息和短线参数；S2：根据引脚信息计算引脚的特征尺寸，根据特征尺寸确定接入点的数目，界定接入点的数目为预期值；S3：在引脚所在的布线层和引脚上方的布线层选取优先接入点，根据过孔信息和短线参数在所述优先接入点处以设计规则进行验证，得到可用接入点的数目，若所述可用接入点的数目少于所述预期值，执行步骤S4，否则执行步骤S5；S4：在引脚上方布线层的轨道之间通过缩小优先接入点的步长和/或增加虚拟轨道获取所述可用接入点，当所述可用接入点的数目不少于所述预期值时，执行步骤S5；S5：检查每个所述可用接入点的引脚接入方式与邻近引脚接入方式之间是否违反设计规则，留下不违反设计规则的可用接入点，若剩余所述可用接入点的数目不少于所述预期值，结束对该引脚的计算，否则执行步骤S4。2.如权利要求1所述的集成电路设计优化布线方法，其特征在于，在步骤S5中结束对引脚的计算后，执行以下步骤：S6：若剩余所述可用接入点的数目不少于所述预期值，继续返回步骤S1执行下一引脚的计算，直至完成对所有引脚的计算后，输出符合设计规则的接入点和引脚接入方式。3.如权利要求2所述的集成电路设计优化布线方法，其特征在于，步骤S3中选取优先接入点具体包括以下步骤：S31a：获取引脚及引脚上方的布线层，界定引脚所在的布线层为M
x
、引脚上方的布线层依次为M
x+1
，M
x+2
；S31b：在引脚与M
x+1
的轨道交线上，以交线的中点为起始点、M
x+2
...

【专利技术属性】
技术研发人员：刘中原，王小虎，
申请(专利权)人：华芯巨数杭州微电子有限公司，
类型：发明
国别省市：