时序验证的方法、装置及存储介质制造方法及图纸

本文公开一种时序验证的方法、装置及存储介质。所述方法包括：使用第一工具对目标电路进行第一时序验证得到第一时序分析报告，使用第二工具对目标电路进行第二时序验证得到第二时序分析报告；比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性；如果一致性不满足要求，则根据第二工具的时序设置参数调整第一工具的时序设置参数；其中，第一工具为电子设计自动化软件的布局布线工具，第二工具为静态时序分析工具。本文的方案能够提高芯片数字后端实现时不同EDA工具的时序验证一致性。同EDA工具的时序验证一致性。同EDA工具的时序验证一致性。

【技术实现步骤摘要】
时序验证的方法、装置及存储介质


[0001]本申请实施例涉及电子设计自动化
，尤其涉及一种时序验证的方法、装置及存储介质。

技术介绍

[0002]在芯片数字后端实现过程中，通常先采用不同公司的EDA(Electronic Design Automation，电子设计自动化)工具分别进行布局布线和静态时序分析，但是两者的时序验证结果一致性较差。
[0003]如果布局布线工具的时序验证结果比静态时序分析工具的好很多，那么会导致布局布线工具欠修正并使得静态时序分析阶段遗留大量违规路径。如果布局布线工具的时序验证结果比静态时序分析工具的差很多，那么会导致布局布线工具过修正从而影响了功耗等性能指标。
[0004]因此，后端不同设计工具的时序验证结果不一致是芯片数字后端实现过程中不可忽视的问题。

技术实现思路

[0005]本申请实施例提供了一种时序验证的方法，包括：
[0006]使用第一工具对目标电路进行第一时序验证得到第一时序分析报告，使用第二工具对所述目标电路进行第二时序验证得到第二时序分析报告；
[0007]比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性；
[0008]如果所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求，则根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数；
[0009]其中，所述第一工具为电子设计自动化布局布线工具，所述第二工具为电子设计自动化静态时序分析工具。
[0010]本申请实施例提供了一种时序验证的装置，包括：存储器及处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时实现上述时序验证的方法的步骤。
[0011]本申请实施例提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述时序验证的方法的步骤。
[0012]本申请实施例提供的时序验证的方法、装置及存储介质，使用第一工具对目标电路进行第一时序验证得到第一时序分析报告，使用第二工具对所述目标电路进行第二时序验证得到第二时序分析报告；比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性；如果所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求，则根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数。上述时序验证的方法能够提高芯片数字后端实现时不同EDA工具的时序验证一致性。
[0013]在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0014]附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
[0015]图1为本申请实施例的一种时序验证的方法的流程图；
[0016]图2为本申请实施例的一种时序验证的装置的结构示意图。
具体实施方式
[0017]本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
[0018]本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由所附权利要求限定的独特的专利技术方案。任何实施例的任何特征或元件也可以与来自其它专利技术方案的特征或元件组合，以形成另一个由所附权利要求限定的独特的专利技术方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
[0019]本申请实施例提供了一种时序验证的方法。如图1所示，一种时序验证的方法，包括：
[0020]步骤S10，使用第一工具对目标电路进行第一时序验证得到第一时序分析报告，使用第二工具对所述目标电路进行第二时序验证得到第二时序分析报告；
[0021]步骤S20，比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性；
[0022]步骤S30，如果所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求，则根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数；
[0023]其中，所述第一工具为电子设计自动化布局布线工具，所述第二工具为电子设计自动化静态时序分析工具。
[0024]本申请实施例提供的时序验证的方法，使用第一工具对目标电路进行第一时序验证得到第一时序分析报告，使用第二工具对所述目标电路进行第二时序验证得到第二时序分析报告；比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性；如果所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求，则根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数。上述时序验证的方法能够提高芯片数字后端实现时不同EDA工具的时序验证一致性。
[0025]在一种示例性的实施方式中，所述第一工具包括Cadence公司的Innovus工具，所述第二工具包括Synopsis公司的PrimeTime工具。
[0026]在一种示例性的实施方式中，比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性，包括：
[0027]从所述目标电路中选取时间裕量在第一时序分析报告和第二时序分析报告中均小于第一阈值的路径生成目标路径集合，由所述目标路径集合中的所有路径在第一时序分析报告中的时间裕量生成第一时间裕量向量，由所述目标路径集合中的所有路径在第二时序分析报告中的时间裕量生成第二时间裕量向量，计算所述第一时间裕量向量和所述第二时间裕量向量的欧式距离；
[0028]当所述欧式距离大于或等于第二阈值时，判定所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求；当所述欧式距离小于第二阈值时，判定所述第一时序验证的结果和所述第二时序验证的结果的一致性满足要求。
[0029]时间裕量(slack)是路径延时要求和实际延时的差值，它反映了实际延时满足延时要求的情况。如果slack的值为正，则路径的实际延时满足了延时要求，如果slack的值为负，则路径的实际延时不满足延时要求。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时序验证的方法，包括：使用第一工具对目标电路进行第一时序验证得到第一时序分析报告，使用第二工具对所述目标电路进行第二时序验证得到第二时序分析报告；比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性；如果所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求，则根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数；其中，所述第一工具为电子设计自动化布局布线工具，所述第二工具为电子设计自动化静态时序分析工具。2.如权利要求1所述的方法，其特征在于：比较所述第一时序分析报告和所述第二时序分析报告，根据比较结果确定所述第一时序验证的结果和所述第二时序验证的结果的一致性，包括：从所述目标电路中选取时间裕量在第一时序分析报告和第二时序分析报告中均小于第一阈值的路径生成目标路径集合，由所述目标路径集合中的所有路径在第一时序分析报告中的时间裕量生成第一时间裕量向量，由所述目标路径集合中的所有路径在第二时序分析报告中的时间裕量生成第二时间裕量向量，计算所述第一时间裕量向量和所述第二时间裕量向量的欧式距离；当所述欧式距离大于或等于第二阈值时，判定所述第一时序验证的结果和所述第二时序验证的结果的一致性不满足要求；当所述欧式距离小于第二阈值时，判定所述第一时序验证的结果和所述第二时序验证的结果的一致性满足要求。3.如权利要求1所述的方法，其特征在于：所述根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数，包括：确定所述目标电路中的每条路径上的每条连线在第一时序分析报告中和第二时序分析报告中的增量延时的差值，针对每条路径，将所述路径上的所有连线的增量延时的差值进行累加得到累加和，将所述累加和作为所述路径的增量延时的差值；确定所述目标电路中的每条路径在第一时序分析报告中和第二时序分析报告中的时间裕量的差值；判断所述目标电路中的每条路径的增量延时的差值和时间裕量的差值是否在同一个数量级内，如果二者在同一个数量级内的路径数量在所述目标电路的所有路径中的占比大于或等于第一比例阈值，则对所述目标电路的所有路径在第一时序验证时的信号完整性参数进行修改。4.如权利要求1所述的方法，其特征在于：所述根据所述第二工具的时序设置参数调整所述第一工具的时序设置参数，包括：确定所述目标电路中的每条路径在第一时序分析报告中和第二时序分析报告中的时间裕量的差值，挑选时间裕量的差值大于或等于第三阈值的路径生成第一候选路径集合；按照时间裕量的差值从大到小的顺序对所述第一候选路径集合中的所有路径进行排序，选出时间裕量的差值排在前面的n1条路径生成第一路径集合；其中，n1＝[a2*N1]；[]是取整函数；a2是第二比例阈值，N1是第一候选路径集合的路径总数；确定所述第一路径集合中的每条路径在第一时序报告中的等效电阻值R1和在第二时序报告中的等效电阻值R2，计算所述路径的等效电阻比值Q
R
，Q
R
＝R2/R1；计算所述第一路径
集合的所有路径的等效电阻比值Q
R
的平均值将所述目标电路的所有路径在第一时序验证时的等效电阻值修...

【专利技术属性】
技术研发人员：江浩源，陈玺洋，何瑞洲，
申请(专利权)人：声龙新加坡私人有限公司，
类型：发明
国别省市：