半导体结构制造技术

本公开实施例涉及半导体领域，提供一种半导体结构，包括：位于基底上的多个有源组，每一有源组包括沿基底厚度方向延伸的两个有源柱，以及连接两个有源柱底部的互联部，多个有源柱沿第一方向和第二方向排列；沿第一方向延伸的多条位线，位线穿过多个有源组的两个有源柱之间，且位于互联部上方；多个位线接触结构，每一位线接触结构位于位线和相应的互联部之间，且与互联部以及位线均电接触；沿第三方向延伸的字线，第三方向与第一方向不同，字线位于位线远离互联部的一侧，字线与多个有源柱的至少部分侧壁正对。本公开实施例提供的半导体结构至少有利于提高半导体结构的效率。少有利于提高半导体结构的效率。少有利于提高半导体结构的效率。

【技术实现步骤摘要】
半导体结构


[0001]本公开实施例涉及半导体领域，特别涉及一种半导体结构。

技术介绍

[0002]存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(Random Access Memory，RAM)可分为动态随机存取存储器(Dynamic Random Access Memory，DRAM)与静态随机存取存储器(Static Random
‑
Access Memory，SRAM)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
[0003]存储单元通常包括电容器和晶体管，晶体管的源漏或者漏极中的一者与位线结构相连、源漏或者漏极中的另一者与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。

技术实现思路

[0004]本公开实施例提供一种半导体结构，至少有利于提高半导体结构的效率。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底；位于基底上的多个有源组，每一有源组包括沿基底厚度方向延伸的两个有源柱，以及连接两个有源柱底部的互联部，多个有源柱沿第一方向和第二方向排列；多条位线，位线沿第一方向延伸，位线穿过多个有源组的两个有源柱之间，且位于互联部上方；多个位线接触结构，每一位线接触结构位于位线和相应的互联部之间，且与互联部以及位线均电接触；字线，字线沿第三方向延伸，第三方向与第一方向不同，字线位于位线远离互联部的一侧，字线与多个有源柱的至少部分侧壁正对；其中，任一有源组内的两个有源柱的排列方向与第一方向不同且与第三方向不同。
[0006]在一些实施例中，每一有源组内的两个有源柱均沿第二方向排列，或者，每一有源组内的两个有源柱均沿第四方向排列，第四方向与第二方向沿垂直于第一方向对称设置。
[0007]在一些实施例中，在沿垂直于第一方向上，位线间隔设置于相邻的有源柱之间。
[0008]在一些实施例中，部分有源组内的两个有源柱沿第二方向排列，部分有源组内的两个有源柱沿第四方向排列，第四方向与第二方向沿垂直于第一方向对称设置。
[0009]在一些实施例中，在沿第三方向上，字线环绕多个有源柱的侧壁，或者，有源柱交替设置于字线沿垂直于第三方向的两侧。
[0010]在一些实施例中，位线接触结构还位于有源柱的侧壁与位线之间。
[0011]在一些实施例中，有源柱包括沿远离基底方向依次排列的第一掺杂区、沟道区和第二掺杂区，第一掺杂区内具有第一掺杂离子，且互联部内具有第一掺杂离子。
[0012]在一些实施例中，互联部内的第一掺杂离子的浓度大于等于第一掺杂区的第一掺杂离子的掺杂浓度。
[0013]在一些实施例中，位线接触结构的材料包括金属硅化物。
[0014]在一些实施例中，在沿垂直于第一方向上，位线的宽度小于相邻有源组之间的间隙宽度。
[0015]本公开实施例提供的技术方案至少具有以下优点：
[0016]本公开实施例提供的半导体结构中，基底上有多个有源组，每一有源组包括沿基底厚度方向延伸的两个有源柱，且两个有源柱的底部通过互联部连接，以此，两个有源柱的底部可以通过互联部进行电性传输。位线沿第一方向穿过多个有源组的两个有源柱之间，且位线通过位线接触结构与相应的互联部电连接，则同一有源组内的两个有源柱可以通过同一位线接触结构连接同一位线，以此可以提高位线的控制能力，且位线接触结构可以降低位线与互联部之间的接触电阻，提高位线与互联部的电传输效率，进而提高位线与有源柱的电传输效率。字线沿第三方向与多个有源柱的至少部分侧壁正对，以此一条字线可以控制沿第三方向排列的多个有源柱，从而提高字线的控制能力。
附图说明
[0017]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1至图8为本公开一实施例提供的多种半导体结构的局部俯视图；
[0019]图9为图1沿AA1方向的第一种剖面结构示意图；
[0020]图10为图1沿AA1方向的第二种剖面结构示意图；
[0021]图11为图1沿AA1方向的第三种剖面结构示意图；
[0022]图12为图1沿AA1方向的第四种剖面结构示意图。
具体实施方式
[0023]为了更好的适应半导体器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate
‑
all
‑
around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(Lateral Gate
‑
all
‑
around，LGAA)晶体管和垂直全包围栅极(Vertical Gate
‑
all
‑
around，VGAA)晶体管。其中，VGAA的沟道在垂直于基底表面的方向上延伸，有利于提高半导体结构的面积利用效率，因此有利于实现更进一步的特征尺寸缩小。
[0024]根据本公开一些实施例，本公开一实施例提供一种半导体结构，以提高半导体结构的效率。
[0025]下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
[0026]以下将结合附图对本实施例提供的半导体结构进行详细说明，具体如下：
[0027]结合参考图1至图8以及图9，图1至图8为本公开一实施例提供的多种半导体结构的局部俯视图，其中，图9为图1沿AA1方向的第一种剖面结构示意图。
[0028]半导体结构可以包括：基底100(在图1至图8中基底未示出或者为透视状态)；位于基底100上的多个有源组110，每一有源组110包括沿基底100厚度方向延伸的两个有源柱111，以及连接两个有源柱111底部的互联部112(在图1至图8中互联部未示出或者为透视状态)，多个有源柱111沿第一方向X和第二方向Y排列；多条位线130，位线130沿第一方向X延伸，位线130穿过多个有源组110的两个有源柱111之间，且位于互联部112上方；多个位线接触结构12本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；位于所述基底上的多个有源组，每一所述有源组包括沿所述基底厚度方向延伸的两个有源柱，以及连接两个所述有源柱底部的互联部，多个所述有源柱沿第一方向和第二方向排列；多条位线，所述位线沿所述第一方向延伸，所述位线穿过多个所述有源组的两个所述有源柱之间，且位于所述互联部上方；多个位线接触结构，每一所述位线接触结构位于所述位线和相应的所述互联部之间，且与所述互联部以及所述位线均电接触；字线，所述字线沿第三方向延伸，所述第三方向与所述第一方向不同，所述字线位于所述位线远离所述互联部的一侧，所述字线与多个所述有源柱的至少部分侧壁正对；其中，任一所述有源组内的两个所述有源柱的排列方向与所述第一方向不同且与所述第三方向不同。2.根据权利要求1所述的半导体结构，其特征在于，每一所述有源组内的两个所述有源柱均沿所述第二方向排列，或者，每一所述有源组内的两个所述有源柱均沿所述第四方向排列，所述第四方向与所述第二方向沿垂直于所述第一方向对称设置。3.根据权利要求2所述的半导体结构，其特征在于，在沿垂直于所述第一方向上，所述位线间隔设置于相邻的所述有源柱之间。4.根据权利要求1所述...

【专利技术属性】
技术研发人员：黄信斌，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：