System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其制备方法技术_技高网

半导体结构及其制备方法技术

技术编号:40773090 阅读:4 留言:0更新日期:2024-03-25 20:20
本发明专利技术提供一种半导体结构及其制备方法。半导体结构的制备方法包括:提供衬底;在衬底表面形成具有第一边界的第一掩膜层;刻蚀第二介质层;在衬底表面形成具有第二边界的第二掩膜层,第二边界位于第一边界靠近有源区的一侧;以第二掩膜层为掩膜版形成第二栅氧层;在衬底表面形成具有第三边界的第三掩膜层,第三边界位于第一边界靠近阵列区的一侧;刻蚀高介电常数介质层。上述技术方案通过将第二边界设置于第一边界靠近有源区一侧,刻蚀后第一介质层上方的第二介质层保留,避免第一介质层在后续工艺中受损;将第三边界设置于第一边界靠近所述阵列区的一侧,避免第一边界与第三边界之间的第一隔离区表面形成凹陷结构,减少对器件性能的影响。

【技术实现步骤摘要】

本专利技术涉及半导体领域,尤其涉及一种半导体结构及其制备方法


技术介绍

1、现有技术中,高介电常数金属栅(hkmg)工艺技术的应用越来越常见,但引入hkmg工艺技术时存在边界处理相关的潜在的金属污染及后加工膜损坏缺陷(post processfilm damage defect)和可靠性问题。因此,改进半导体器件制备工艺,减少工艺区域边界带来的器件缺陷,是目前需要解决的问题。


技术实现思路

1、本专利技术所要解决的技术问题是改进半导体结构制备工艺,减少工艺区域边界带来的器件缺陷,提供一种半导体结构及其制备方法。

2、为了改善或解决上述问题,本专利技术提供了一种半导体结构的制备方法,包括如下步骤:提供一衬底,所述衬底包括阵列区、围绕所述阵列区的第一隔离区以及围绕所述第一隔离区的外围区,所述外围区包括第一外围有源区及第二外围有源区以及位于所述第一外围有源区和所述第二外围有源区之间的第二隔离区,所述衬底表面依次覆盖有第一介质层、第二介质层及第三介质层;在所述衬底表面形成第一掩膜层,所述第一掩膜层形成有第一开口,所述第一开口暴露所述外围区及部分第一隔离区,所述第一开口在所述第一隔离区表面具有第一边界;以第一掩膜层为掩膜版去除所述第一开口内的第三介质层及第二介质层,并去除所述第一掩膜层;去除剩余的所述第三介质层以及所述第一开口内的所述第一介质层;在所述第一外围有源区和所述第二外围有源区表面形成第一栅氧层;在所述衬底表面形成第二掩膜层,所述第二掩膜层形成有第二开口,所述第二开口暴露所述第一外围有源区及部分所述第一隔离区,所述第二开口在所述第一隔离区表面具有第二边界,且所述第二边界位于所述第一边界靠近所述第一外围有源区的一侧;以所述第二掩膜层为掩膜版去除所述第二开口内的所述第一栅氧层,并去除所述第二掩膜层;在所述第一外围有源区表面形成第二栅氧层,且所述第二栅氧层的厚度不同于所述第一栅氧层的厚度;在所述衬底表面形成高介电常数介质层;在所述衬底表面形成第三掩膜层,所述第三掩膜层形成有第三开口,所述第三开口暴露所述阵列区及部分所述第一隔离区,所述第三开口在所述第一隔离区表面具有第三边界,且所述第三边界位于所述第一边界靠近所述阵列区的一侧;以第三掩膜层为掩膜版去除所述第三开口内的所述高介电常数介质层,并去除所述第三掩膜层;在所述第一介质层和所述高介电常数介质层表面形成多晶硅层;去除所述阵列区表面的多晶硅层并在所述第一外围有源区和所述第二外围有源区上分别形成高介电常数金属栅晶体管。

3、为了改善或解决上述问题,本专利技术提供了一种半导体结构,所述半导体结构采用本专利技术所述的半导体结构的制备方法制备而成。

4、上述技术方案通过将第二边界设置于第一边界靠近有源区的一侧,使刻蚀后所述第一介质层上方的第二介质层完全保留,避免所述第一介质层裸露,从而避免裸露的所述第一介质层在后续工艺中受到损伤,导致器件形成损伤缺陷,严重影响器件性能;并进一步将第三边界设置于第一边界靠近所述阵列区的一侧,避免第一边界与第三边界之间的第一隔离区表面形成凹陷结构,使后续工艺中获得较为平坦的工艺结构,减少对器件电学性能的影响。

5、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本专利技术。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。

本文档来自技高网...

【技术保护点】

1.一种半导体结构的制备方法,其特征在于,包括如下步骤:

2.根据权利要求1所述的方法,其特征在于,所述第一边界与第二边界之间的间距为20nm~50nm。

3.根据权利要求1所述的方法,其特征在于,所述第一边界及第三边界之间的距离为10nm~50nm。

4.根据权利要求1所述的方法,其特征在于,所述的去除所述阵列区表面的多晶硅层进一步包括:

5.根据权利要求4所述的方法,其特征在于,所述第四边界与所述第三边界之间的间距范围为5nm~80nm。

6.根据权利要求1~5任一项所述的方法,其特征在于,所述的在所述第一外围有源区和所述第二外围有源区表面形成第一栅氧层之前还包括:

7.根据权利要求1~5任一项所述的方法,其特征在于,在所述衬底表面形成高介电常数介质层之后还包括在所述高介电常数介质层表面形成功函数调节层。

8.根据权利要求1~5任一项所述的方法,其特征在于,所述的在所述第一外围有源区和所述第二外围有源区形成高介电常数金属栅晶体管进一步包括:

9.根据权利要求8所述的方法,其特征在于,去除所述第一隔离区及第二隔离区表面的高介电常数介质层、多晶硅层、扩散阻挡层、金属层及氮化物层后,保留的所述阵列区表面的所述扩散阻挡层、所述金属层、及所述氮化物层用于形成位线结构。

10.根据权利要求1~5任一项所述的方法,其特征在于,所述隔离区为一浅沟槽隔离结构,位于所述衬底内部,包括位于沟槽内壁的第一绝缘层、第二绝缘层以及填充于沟槽内部的第三绝缘层,所述第一边界、第二边界、以及第三边界均位于所述第三绝缘层所在区域。

11.一种半导体结构,其特征在于,所述半导体结构采用权利要求1~10任一项所述的半导体结构的制备方法制备而成。

...

【技术特征摘要】

1.一种半导体结构的制备方法,其特征在于,包括如下步骤:

2.根据权利要求1所述的方法,其特征在于,所述第一边界与第二边界之间的间距为20nm~50nm。

3.根据权利要求1所述的方法,其特征在于,所述第一边界及第三边界之间的距离为10nm~50nm。

4.根据权利要求1所述的方法,其特征在于,所述的去除所述阵列区表面的多晶硅层进一步包括:

5.根据权利要求4所述的方法,其特征在于,所述第四边界与所述第三边界之间的间距范围为5nm~80nm。

6.根据权利要求1~5任一项所述的方法,其特征在于,所述的在所述第一外围有源区和所述第二外围有源区表面形成第一栅氧层之前还包括:

7.根据权利要求1~5任一项所述的方法,其特征在于,在所述衬底表面形成高介电常数介质层之后还包括在所述高介电常数介质层表面形成...

【专利技术属性】
技术研发人员:吴从军
申请(专利权)人:长鑫科技集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1